- 博客(3)
- 收藏
- 关注
RSS订阅原创 6.8.2、实操Vivado 仿真MIG核配置
一、开发环境 1、vivado 2019.2版本 MIG 7Series(V4.2) 2、仿真时间：2020/07/24二、过程记录 1、 首先是没有想过要仿真，上来就是创建block design原理图，然后就是设计整个工程电路，如下图： 图1 原理图 2、原理图...
2020-07-24 16:18:00
3622
2
原创 6.1.2、 数据类型reg,wire,parameter,localparam,integer,real,time,unsigned,signed
注：参考https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ite_r_verilog_reserved_words.htm1、reg/interger/real/time/realtime registers是一个抽象的数据存储单元，过程中的赋值语句充当一个触发器，该触发器更改数据存储元素中的值。...
2018-08-27 19:42:34
1697
原创 6.1.1、模块定义module,endmodule,include,library
注：参考https://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ite_r_verilog_reserved_words.htm1、module/endmodule module，顾名思义是模块的意思，在verilogHDL中，module声明是唯一的设计单元。她描述了在同样的设计环境下，连接到其他设计单...
2018-08-27 19:21:52
3721
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人