2010年08月_mikiah

08月 07月

原创 ASIC开发流程

1.Design Specification The design flow begins with a written specification for the design. The specification document can be a very elaborate statement of functionality, timing ,silicon area,power consumption ,testability,fault coverage,and other criteria

2010-08-31 23:15:00 1377

原创设计可综合状态机指导原则

1。因为大多数FPGA内部的触发器数目相当多，又加上杜热码状态机的译码逻辑最为简单，所以在设计FPGA实现的状态机时，往往采用独热码状态机。2。建议用case，casex，casez语句来建立状态机的模型，因为这些语句清新明了，可以方便地从当前分支转向下一个状态并设置输出。不要忘记写上case语句的最后一个分支default，并将状态变量设为'bx，这就等于告诉综合器：case语句已经指定了所有的状态。这样综合器就可以删除不需要的译码电路，使生成的电路简洁，并与设计要求一致。3。如果要为电平敏感的锁存

2010-08-06 20:57:00 785

原创杂谈Verilog

组合电路可以用assign连续赋值语句和过程性语句建模。而时序电路只可以用过程性语句建模。 Verilog 语法需要一个包含全部是沿敏感的事件，或者全部是电平敏感的事件，但不能是两者混合的敏感列表 //书本315页图8-3 。。。。。。。摩尔型的。。。。。。。。 modu

2010-08-01 22:57:00 915

ISO/IEC 14443协议

RFID ISO/IEC 14443协议。。

2012-07-11

Verilog HDL 源代码编写标准

Verilog HDL 源代码编写标准 Verilog HDL 源代码编写标准

2010-08-09

debussy软件教程，，，，，，，

debussy软件教程，，，，，，，入门必看的啊。。呵呵。。。。。。希望对你有用。。

2010-08-05

max232pdf双组驱动器/接收

max232pdf,MAX232是一种双组驱动器/接收器，片内含有一个电容性电压发生器以便在单5V电源供电时提供

2010-05-24

ucos 操作系統

ucos 操作系統，是本ucos的好書啊，

2010-05-14

高质量程序设计高质量程序设计

高质量程序设计是软件行业的薄弱环节，大部分企业只能依靠大量的测试和改错来提高软件产品的质量，为此付出了高昂的代价。本书指导程序员熟练地掌握编程技术和编程规范，在开发过程中内建高质量代码，为企业降低成本起到指导作用。高质量程序设计是软件行业的薄弱环节，大部分企业只能依靠大量的测试和改错来提高软件产品的质量，为此付出了高昂的代价。因此，如何让程序员熟练地掌握编程技术和编程规范，在开发过程中内建高质量代码，是IT企业面临的主要挑战之一。本书以轻松幽默的笔调向读者论述了高质量软件开发方法与C++/C编程规范。它是作者多年从事软件开发工作的经验总结，具有很强的可读性和实用性。

2010-04-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人