1.导线的几何尺寸
宽度和间距的和称为导线的节距(pitch)--(w+s)。
厚度与宽度的比t/w称为高宽比(aspect ratio)。
65nm工艺一般有8~10层金属层。
顶层金属通常用于分布电源和时钟,因为它具有最低的电阻。
2.互连线建模
L模型是较差的选择,因为它需要大量的小段才能得到精确的结果。π模型要好得多,三段就足以给出精确到3%的结果。T模型与π模型相当,
但由它形成的电路将多一个节点,因此用手工或电路模拟器求解较慢。为此通常的做法是用3~5段的π模型为长导线建模并用于模拟。
3.互连线影响
a:延时
互连线增加延时有两个原因:首先,连线电容增加了对每个门的负载。其次,长连线有很大的电阻,它们影响了分布RC延时
b:能耗
c:串扰
导线除了有对地电容外还有对它们相邻导体间的电容。当导线A翻转时,它试图通过电容耦合即所谓的串扰(crosstalk)使与它相邻的导线B和它一起翻转。如果B此时也同时
翻转,那么串扰将有可能增加或减少B的翻转延时。而如果此时B不翻转,那么串扰就会在B上引起噪声。
4.互连线设计
a:宽度、间距和层次
设计者通过选择导线宽度、间距及层次的使用可在延时、带宽、能耗和噪声之间进行综合考虑。
一般情况下可首先对非关键的互连线采用最小节距(pitch)及到达最高的密度和带宽。
当负载主要由导线电容决定时,减小延时的最好方法是增加间距,以减少对附近相邻导线的电容,这同时也降低能耗和耦合噪声。
当延时主要由门的电容及导线的电阻决定时,使导线较宽可减少电阻和延时,但会加大导线的顶面和底面电容。使导线较宽也使其顶面和底面电容占总电容的比列增加,因此在一定程度上减少了来自相邻导线的耦合噪声,但较宽导线能耗也较大。
导线的厚度与所选择的金属层有关。较低层的导线较薄并被优化到达较密集的布线节距,中间层的导线常常稍厚以具有较低的电阻及较大的载流能力,上层的导线甚至可以更厚以提供
低阻电源网络及快速的全局互连。