I2C通信之稳定性问题探讨

最近在调试I2C时遇到一些问题，有些经验与大家一同分享，希望大家在遇到类似问题时可以有所帮助。

关键词：I2C  亚稳态 低速信号 去抖动

 

【前奏】
    系统中需要在CPLD中实现I2C SLAVE功能，用于和CPU的I2C接口进行通信，以实现系统GPIO口的扩展。所以，首先根据I2C协议要求，用Verilog HDL编写了一个I2C SLAVE模块和testbench模块，然后在ModelSim Simulation中进行仿真验证，结果满足设计。接着将编译好的.jed文件烧录到CPLD芯片中进行上机测试验证。

    系统Uboot已自带I2C Master功能，故可通过串口操作I2C总线进行读或写操作，在多台DUT进行多次测试验证：读或写的结果都是正确的。同时，用示波器抓取读写时I2C总线上的信号，和结果也是一致。初步说明CPLD代码是OK的。
（注：I2C接口是一种简单、低速串行接口，包括时钟信号SCL和数据信号SDA两根线，使用I2C总线进行通信者分为主机和从机，即Master和Slave。）

 

【问题现象】
     稳定性测试：在Uboot中新增一个i2ctest模块，该模块会对I2C SLAVE（CPLD）不停地进行写、读操作，通过判断每次写进去和读出来的数据是否一致来决定本次通信是否成功，测试数据由0依次递增到255（系统中I2C通信数据宽度为8bit），完成一轮测试后数据又重新从0开始，进行周而复始的操作直至通信出错为止。同时修改更新CPLD中代码，以满足i2ctest要求。

     接着，在DUT上进行I2C稳定性测试，发现测试了几百到