[D-III] DE1-SOC 中FPGA的流水灯

最新推荐文章于 2025-03-16 18:37:29 发布

竹影半墙

最新推荐文章于 2025-03-16 18:37:29 发布

阅读量1.2w

点赞数 10

本文链接：https://blog.csdn.net/misskissc/article/details/40629375

版权

碚大专栏收录该内容

410 篇文章

订阅专栏

本文介绍使用Altera DE1-SOC开发板配合Windows 7 64位系统进行FPGA开发的全过程，包括环境搭建、硬件连接、软件配置及首个FPGA项目的实现。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Win 7 64bit + DE1-SOC(Cyclone V)

1 开发套件

开发板的处理芯片是Altera的Cyclone V SoC 5CSEMA5F31C6N。整块板子被称为DE1-SOC。

(1) 硬件

DE1-SOC 开发板。
A to B类型USB一根。
A to Mini-B类型USB一根。
直流电适配器（12V）。

(2) 快速开始向导

对于FPGA新手来说，快速开始向导是入门FPGA的钥匙。首先到向导指定网址www.terasic.com 的Resources中下载开发套件DE1-SOC的系统盘（资料）。按照向导中的提示，先看资料中UserManual下的DE1-SOC_Getting_Started_Guide.pdf文档。

2 DE1-SOC_Getting_Started_Guide.pdf

这个文档会指导用户做两个后续会用到的操作。

(1) 安装quartus II 13.1

之前安装过quartus II 13.0。经实践发现quartus II 13.0与DE1-SOC板不搭：在为DE1-SOC下载.sof文件时quartus II 13.0不会弹出”Select Device”的对话框，最要紧的是quartus II 13.0不会为DE1-SOC生成.sof文件。

安装quartus II 13.1时，将与quartus II相关的软件（如ModelSimSetup-13.1.0.162，QuartusHelpSetup-13.1.0.162，DSPBuilderSetup-13.1.0.162等）和QuartusSetup-13.1.0.162放在一个目录下，双击QuartusSetup-13.1.0.162进行安装，相关的软件可以被QuartusSetup-13.1.0.162自动加载并安装。关于Cyclone V系列的设备可单独点击DeviceInstall-13.1.0.162程序进行安装。

若没破解quartus II 13.1也不会为设备输出.sof文件，网上存在quartus II对应版本的破解文件，按照其内的步骤操作即可破解quartus II。查看quartus II破解成功与否的方式：开始 >> 所有程序 >> Tools >>License Setup，若license Type后面为”Full Version”时表破解成功，这时Subscription Expiration的时间也比较长，如2035.12。

(2) 连接DE1-SOC与PC

DE1-SOC连接PC两个比较重要的步骤是设置MSEL值和USB-BlasterII 驱动的按照。按照文档中叙述的步骤操作即可完成DE1-SOC与PC的连接。下载.sof文件到DE1-SOC的工具软件在quartus II中。可在完成My_First_Fpga工程后体验下载程序的过程，My_First_Fpga整个工程的设计在My_First_Fpga.pdf文档中，它是一个点亮FPGA LED灯的设计。

3 My_First_Fpga.pdf

在这个文档中，会假设读者具有一些基础，看来前期对FPGA的瞎蒙及瞎操作还是有点作用。

My_First_Fpga工程操作FPGA硬件的有两个地方，一个是PLL的时钟源，另一个是连接LED的引脚。两者可以在DE1-SOC_User_manual.pdf的“Clock Circuitry”和“Peripherals Connected to the FPGA”章节中分别查到。在My_First_Fpga.pdf中，直接给出了这些引脚。

(1) 选择设备

在新建工程的“Family & Device Settings”中选择Cyclone V(E/GX/GT/SX/SE/ST)，这个选项是DE1-SOC处理器FPGA部分所属的系列。在“Autodevice selected by the Fitter”被选中的情况下，选择Available devices栏下列出的5CSEMA5F31C6N（这个也是DE1-SOC的型号）。

(2) HDL与原理图（符号）

原理图文件（.bdf）由原理图符号和连线组成，在此工程中需将原理图文件作为顶层文件设计（top-level design）。

My_First_Fpga例子中，计数器simple_counter是用Verilog编写的。选中“simple_counter.v”文件，右键 >> Create Symbol Files for Current Files后，就会在工程目录下生成一个与simple_counter同名的bsf（blcok/schematic file）文件。

Verilog代码的一个模块与原理图符号的对应：

1. //It has single clock input and a 32-bit output port

2. module simple_counter(CLOCK_50, counter_out);

4. input CLOCK_50;

5. output [31:0]counter_out;

6. reg [31:0]counter_out;

8. always @(posedge CLOCK_50) //On positive clock edge

9. begin

10. counter_out <= #1 counter_out + 1; //Increment counter

11. end

12. endmodule