信号链交流误差（噪声）

1 噪声源

        噪声源五花八门，添加噪声源时，它们互不相关，且非直接相叠加。因此，有利于突破目前受单个器件所限制的极限。如可通过叠加驱动器/放大器或转换器来改善系统的SNR动态范围。例如，对四个ADC的输出信号求和可改善SNR 6dB或1位。每个ADC的输入由信号项（Vs）和噪声项（Vn）组成。对四个ADC输出求和可得：

        由于Vs1 =  Vs2 = Vs3 = Vs4，因此信号有效值扩大四倍，而噪声有效值仅扩大两倍，从而信噪比提升了6.02dB，给系统分辨率增加了1位，因为，当SNR增加6dB时，相当于N增大了1。 

2 噪声贡献因素 

        几乎所有电路元件都存在一定的固有噪声，尤其是有源器件。电阻是小噪声的源泉，会产生一定量的热噪声。设计人员采用高数值电阻围绕放大器来驱动放大器，则该电阻贡献的噪声将不可忽略。如下模型，显示了如何对所有电阻噪声求和并将增益纳入考虑，以便获得折合到输出端的总噪声。

3 抖动 

        时钟噪声或抖动影响转换器性能，最好是fs级别或更短的时间，以及模拟输入频率或目标IF频率，当时钟幅度为最大值并假定输入为正弦波，那么就会产生最大误差。可以推导出一个简单的公式，以获得RMS电压误差。例如：30MHz模拟输入信号和100fs时钟抖动可产生18.84uV电压波动。计算如下：

 4 电源噪声

         探索电源噪声需要知道LDO本身的噪声及其测量频段，例如一个LDO在100KHz带宽内可能具有225uV噪声，若可视为白噪声，则可用来评估它对ADC噪声性能的贡献。大部分情况下，在模拟电源域内，第一奈奎斯特区的电源抑制为-40dB至-60dB。