模拟开关和多路复用器基础系统介绍

微弱世界

已于 2024-07-30 09:02:14 修改

阅读量2.9k

点赞数 63

分类专栏：信号开关文章标签：嵌入式硬件硬件工程信号处理模拟开关多路复用器

于 2024-07-09 08:48:40 首次发布

本文链接：https://blog.csdn.net/mogutou520/article/details/140208791

版权

信号开关专栏收录该内容

6 篇文章

订阅专栏

1 简介

在要求针对模拟信号控制和选择指定传输路径的电子系统的设计中，固态模拟开关和多路
复用器已成为必要元件之一。这些器件被用于广泛的应用之中，包括多通道数据采集系
统、过程控制、仪器仪表、视频系统等。

尽管CMOS是目前最流行的开关和多路复用器IC工艺，但双极性工艺(JFET)和互补双极性
工艺(也支持JFET)通常用于视频开关和多路复用等特殊应用，因为这些应用要求的高性能是CMOS工艺无法实现的。传统的CMOS开关和多路复用器在视频频率下往往存在多种劣势。它们的开关时间一般不够快，而且需要外部缓冲才能驱动典型的视频负载。另外，CMOS开关导通电阻随信号电平的较小变化(Ron 调制可能会给差分放大和相位带来无用的失真。基于互补双极性技术的多路复用器在视频频率下具有更好的表现——但其功耗和成本与CMOS器件相比有明显增加。

2 CMOS开关基础

理想型模拟开关不存在导通电阻，具有无穷大的关断阻抗和零时间延迟，可以处理大信号
和共模电压。实际的CMOS模拟开关不满足其中任意一条，但是，如果我们了解模拟开关的不足，这些缺陷多数是可以克服的。
CMOS开关具有优秀的组合属性。其最基本的形式是MOSFET晶体管，这是一种电压控制
电阻。在“导通”状态下，其电阻可能不到1 Ω，而在“关断”状态下，其电阻则会升至数百兆欧，并且存在皮安级漏电流。CMOS技术兼容逻辑电路，可以高密度集成在IC之中。其快速开关特性得到良好的控制，仅具有最少的电路寄生效应。

实际模拟开关模型如下图，单通道自身存在结电容（Cs、Cd、Cds）、导通电阻(Ron)、漏电流和通道间隔离度（电容 Css CDD）。

双通道CMOS开关等效电路

2.1 导通电阻

CMOS开关导通电阻与信号电压之间的关系如下图。导通电阻的影响及改善措施可参考“减少CMOS模拟开关导通电阻引起的失真”文章

2.2 CMOS开关中的误差源

2.2.1 直流特性影响

与处于导通状态的单个CMOS开关相关的直流误差如图所示。当开关导通时，直流性能
主要受开关导通电阻(RON )和漏电流(ILKG )的影响。RG - RON - RLOAD 组合形成一个阻性衰减器，结果会产生增益误差。漏电流ILKG 流过与RG 和RON 之和并联的RLOAD 的等效电阻。

当开关断开时，漏电流可能引起误差，如下图所示。流过负载电阻的漏电流会在输出端产
生一个对应的电压误差。

2.2.2 交流特性影响

下图显示的是影响CMOS开关交流性能的寄生器件。额外的外部电容会进一步导致性能下
降。这些电容会影响馈通、串扰和系统带宽。CDS (漏极到源极电容)、CD (漏极-地电容)和
CLOAD 与RON 和RLOAD 相配合，以形成整体传递函数。

详细推导

在等效电路中，CDS 会在传递函数A(s)的分子中形成一个零点。该零通常出现在高频下，因
为开关导通电阻很小。带宽同时也是开关输出电容与CDS 和负载电容的函数。该频率极点出现在等式的分母中。
复合频率域传递函数可以改写为如下图所示形式，下图为导通状态下的开关的整体波特图。多数情况下，主要受输出电容CD的影响，极点断点频率将首先出现。因此，为了使带宽最大化，开关应具有低输入电容、低输出电容和低导通电阻。

串联旁路电容CDS不但会在导通状态响应中形成一个零，同时也会在关断状态下导致开关
馈通性能下降。当开关关断时，CDS将把输入信号耦合至输出负载之中，如下图所示。

详细推导过程：

较大的CDS值会导致较大的馈通值，后者与输入频率成比例。如下图所示关断隔离度的下降
随频率变化的函数。实现关断隔离最大化最简单的方式是选择CDS 尽量小的开关。

影响系统性能的另一个交流参数是开关期间发生的电荷注入。如下图所示为电荷注入机制的
等效电路。

当开关控制输入置位时，结果会使控制电路在CMOS开关的栅极处发生较大的电压变化(从
VDD 至VSS ，反之亦然)。电压的这种快速变化会通过栅极-漏极电容(米勒电容)CQ将一个电荷注入开关
输出。耦合电荷的数量取决于栅极-漏极电容的大小。
电荷注入会在开关过程中在输出电压中导致阶跃变化，如下图所示。输出电压的变化ΔVOUT 为注入的电荷量QINJ (为栅极-漏极电容CQ 的函数)和负载电容CL的函数。