【数字芯片前端】STA时序分析的小练习2

前言

没事还是看看书，保持学习的态度，别嫌累别嫌苦，哪天忘光就剩哭~双押*4

继续总结一些小题目，继续上次的题目：【数字芯片前端】STA时序分析的小练习1

题目

电路图如上图所示，Tcyc=10ns，触发器的Tsetup = 1ns，Thold = 1ns，触发器数据输入延时为T1=5ns，时钟端延时为T2=3ns，请问该触发器的setup slack和hold slack是多少？

分析

还是拟定一个时间原点，时钟源头的上升沿作为分析的原点。那么，

时钟到达时间10 + 3 = 13ns

数据到达时间5ns

因此，

数据实际setup = 13 - 5 = 8ns

数据实际hold = 时钟周期 - 数据实际的setup = 10 - 8 = 2ns

或者我们画下波形图：

因此，

Setup slack = 8 -1 = 7ns

Hold slack = 2 - 1 = 1ns

推进

还是牢记：

时钟到的快，数据到的慢，会导致setup窗口变小（采样时间提前了）；

时钟到的慢，数据到的快，会导致hold窗口变小（采样时间靠后了）；