linux下的EDA——VCS使用

最新推荐文章于 2024-11-21 22:12:56 发布

尼德兰的喵

最新推荐文章于 2024-11-21 22:12:56 发布

阅读量3.4w

点赞数 17

CC 4.0 BY-SA版权

分类专栏： EDA工具使用笔记尼德兰的喵全内容专栏文章标签： linux VCS

本文链接：https://blog.csdn.net/moon9999/article/details/75283926

尼德兰的喵全内容专栏同时被 2 个专栏收录

154 篇文章 ¥299.90 ¥399.90

订阅专栏

超级会员免费看

EDA工具使用笔记

23 篇文章 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

在openSUSE 64位Linux系统中，使用VCS2012进行Verilog HDL的功能仿真有两种常见方法：脚本方式和命令行方式。脚本方式涉及创建pre_sim文件夹，编辑testbench文件以输出波形，然后运行vcs.scr脚本；命令行方式则包括在vcs_test文件夹中放置工程文件，直接在终端运行vcs命令并观察图形界面中的波形。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

所用Linux系统为openSUSE64位，软件为VCS2012

在Linux下对verilogHDL进行功能仿真时非常必要的，下面提供两种常见方式。

1.脚本方式

1)建立工作文件夹pre_sim，并将tb文件和所有.v文件复制进入此文件夹

mkdir pre_sim

2)修改testbench文件

为输出波形文件，在testbench文件中加入如下语句

initial begin
    $dumpfile("counter.vcd");  //待输出的波形文件名，可更改
    $dumpvars(0,u0);	//u0为testbench中实例化的顶层文件名称，注意根据实际情况修改该名字
end

initial #1000 $finish;  //仿真电路的时间

了解本专栏