尼德兰的喵
这个作者很懒,什么都没留下…
展开
-
【面试题】与通义千问的芯片前端设计模拟面试归纳
两个小时,与chatGPT进行了一场数字IC前端设计岗的面试_尼德兰的喵的博客-CSDN博客和GPT-3.5的回答可以对比品尝,味道更好。原创 2023-07-30 16:29:24 · 557 阅读 · 0 评论 -
【面试题】芯片中的IR drop现象是什么?
动态IR drop: 动态IR drop是指在芯片在工作时,由于电流瞬时变化(如频繁的时钟上升沿或数据传输),导致电压瞬时下降的现象。这些场景中的电流瞬时变化会导致电源供应路径上的电压下降,因为芯片的电源线和地线都具有一定的电阻和电感。综合来说,静态IR drop是芯片在稳态运行时的电压下降,而动态IR drop是芯片在动态工作过程中由于瞬时电流变化引起的电压下降。优化设计结构:在设计阶段,考虑到动态IR drop问题,可以对电路结构进行优化,减少逻辑门之间的电流瞬变,从而降低动态IR drop的影响。原创 2023-07-27 22:41:35 · 702 阅读 · 0 评论 -
两个小时,与chatGPT进行了一场数字IC前端验证岗的面试
原创 2023-04-07 19:11:04 · 401 阅读 · 1 评论 -
两个小时,与chatGPT进行了一场数字IC前端设计岗的面试
原创 2023-04-07 12:50:09 · 623 阅读 · 2 评论 -
【面试题】verilog always块中,rst_n信号是否可以与其他信号做逻辑再作用于分支上?
如果在异步复位信号之前执行了任何逻辑操作,那么这些操作可能会被复位信号的影响所覆盖,这可能导致电路在不可预测的状态下运行。在设计数字电路时,经常需要使用一个复位信号来将系统恢复到一个已知的初始状态。信号被用于异步复位,这意味着当复位信号被触发时,所有的寄存器和状态变量将被重置。由于异步复位的影响是立即的,因此。通常是一个复位信号的名称,其中“n”表示该信号是低电平有效的(active-low signal)。信号必须直接连接到电路中的异步复位输入,而不能在其他逻辑和寄存器之前进行逻辑操作。原创 2023-03-31 20:14:33 · 759 阅读 · 0 评论 -
【面试题】有哪些良好的verilog/systemverilog编码习惯?
良好的Verilog编码习惯可以提高代码的可读性、可维护性和可重用性,减少错误和调试的时间,同时也有助于提高代码的质量和可靠性。原创 2023-03-21 15:36:46 · 643 阅读 · 0 评论 -
【前端验证】我的芯片验证校招面试题·第一弹
最近因为一直做芯片验证岗校招的面试,所以汇总了一些面试题用了大概有两个月了。这周我突然觉得不能总是一套题考察到底,所以开始组织新的面试题了。因此呢,这套旧的题目就放在这个专栏下供大家参考吧。原创 2022-12-25 22:32:02 · 641 阅读 · 1 评论 -
【芯片前端】3bit的信号与6bit的信号,如何打拍功耗更低?
这是一种常见的总线结构,即通过整体en信号控制整体总线有效,再通过分路en信号(比如strb)控制部分信息有效。原创 2022-09-14 22:08:51 · 644 阅读 · 0 评论 -
【芯片前端】四年经验|芯片前端|IP设计岗|面试问题|总结分享
面试基本落下帷幕,对聊到的问题和知识点做一下总结。很多问题回答的不好,结束后也进一步的思考了很多又有了一些新的拓展,也一并总结在这里。原创 2022-07-16 18:36:40 · 2677 阅读 · 12 评论 -
一文解决数字芯片IC前端校招面试88.8%的知识点
目录前言知识点梳理考点导图进制相关知识时钟分频器状态机异步逻辑异步FIFO异步复位同步撤离时序计算与时序分析手撕代码验证方面的知识储备ASIC设计流程与工具FPGA实操前言好像每年都会给一些师弟师妹或者csdn认识的各位朋友写一点数字IC校招面试的东西,恰好这次五一的征稿我正好把之前写过的做过的进行下汇总整理,条理输出。知识点梳理考点导图之前给同系的学弟学妹分享时做的考点导图,目前看来也不太过时:【IC前端设计校招面试】常见笔.原创 2022-04-30 00:27:00 · 2655 阅读 · 6 评论 -
一些时序题计算
时序题原创 2017-09-18 22:50:42 · 3492 阅读 · 8 评论 -
【数字芯片前端】STA时序分析的小练习1
前言最近又从验证岗转回设计岗,对设计方向的东西关注又变多了。最近想把之前看过的一些小知识和电路归纳下,以备万一。继续上次的这两个题来写一写,哈哈起始就是引个流。setup time的一些思考点hold time的一些思考点这次的题目是偶然看到的,楞凭着小脑袋瓜记了住,分享一下。题目电路图如上所示,时序信息已在途中标注,已知两个寄存器是相同规格器件,那么求解寄存器的setup time和hold time要满足的条件。分析满足关系:以D1上升沿时刻为0时刻,看D2寄原创 2020-10-29 23:19:55 · 1009 阅读 · 3 评论 -
hold time的一些思考点
写这个博客的原因是看到了这个题:时钟周期为T,触发器D1的时钟沿到来到触发器Q变化的时间Tcq(CLK--Q)最大为T1max,最小为T1min,逻辑组合电路的延迟时间最大为T2max,最小为T2min,问触发器D2的建立时间和保持时间。之后又在面试时候又被问到了相关的问题,因此想要总结一下。什么是保持时间(hold time)?保持时间就是指的对于一个触发器来说(如下图的D触发...原创 2017-09-14 13:41:40 · 10368 阅读 · 1 评论 -
setup time的一些思考点
还是用题来引出话题吧,看这道笔试题:如图触发器F1、F2、F3和F4的clk到Q的延时Tcq为1ns,setup time为2ns,hold time为1ns,缓冲器的延时为1ns,组合逻辑L1的延时为2ns,L2的延时是4ns。1)如果没有setup时钟违例,该系统的最高时钟频率是多少?(这个可能还需要进一步思考)2)如果F2没有setup违例,clk时钟频率最高可以达到多少?...原创 2017-09-16 14:22:24 · 5658 阅读 · 1 评论 -
【0.3基础的条件准备两周之后的数字IC前端设计校招面试】0.3进化到0.4——三段式状态机
前言书接上文:https://blog.csdn.net/moon9999/article/details/96651652在大体掌握了模块化思维后,我们继续前进。一种非常典型的模块划分思想时把一个大模块(可以称之为系统或子系统)划分为控制部分、数据部分和存储部分,控制部分负责根据所处场景产生各种控制信号输出,数据部分根据控制部分的信号完成对数据的处理,存储部分负责存储数据。顺便提一句...原创 2019-07-21 21:55:26 · 744 阅读 · 1 评论 -
【0.1基础的条件准备两周之后的数字IC前端设计校招面试】0.1进化到0.2——四句基本语法
前言最近课余时间辅导了一个承受着巨大压力裸辞转入IC设计行业的0.1基础小白,成功辅助她拿下两份薪酬还算客观的offer。在辅导的过程中思考了很多以前没有深究或是认为理所当然的问题,自己也收获颇多。鉴于这段经验还挺有意思的,所以记录下来:如何在只有0.1基础的条件下准备两周之后的数字前端IC岗校招面试呢?(以下均为我自己的经验与知识储备,全部是印象流的分析与结论,难免有错误或是疏漏之处,如有发...原创 2019-07-20 23:39:11 · 1308 阅读 · 13 评论 -
【0.4基础的条件准备两周之后的数字IC前端设计校招面试】0.4进化到1.0——试官总爱问的几个点
前言书接上文:https://blog.csdn.net/moon9999/article/details/96715661把状态机写完之后,最好自己找个项目实战下,没有必要太大,重点培养自己的并行思维、时序思维和数据流思维,我记推荐一本书《Verilog HDL高级数字设计(第二版)》,书非常厚但是非常有意义,也是我研究生课程教材里对我帮助最大的一本书。有时间的话一定要把这本书吃透,没有...原创 2019-07-22 23:30:27 · 1535 阅读 · 36 评论 -
【0.2基础的条件准备两周之后的数字IC前端设计校招面试】0.2进化到0.3——模块思维实现功能
前言书接上文:https://blog.csdn.net/moon9999/article/details/96614319目前我们已经进化到0.2形态了,简单来说verilog代码层面已经没有我们不会的了(哈哈( ̄▽ ̄)"),如果还有不会的那就是自己的问题哈。那么接下来我们需要建立模块思维。简单来讲,一个芯片是由若干多层级大大小小的模块构成,每个模块根据输入给出信号输出完成自己的功能...原创 2019-07-21 11:44:32 · 700 阅读 · 2 评论 -
【验证小bai】乐于助人·比特序列匹配电路RTL&验证环境笔试实操
题目几天前收到了这样一份笔试试题,希望能提供一份参考。恰好最近在家里没事做鼓捣鼓捣还看了点书,因此非常愉快的接下了这个笔试题。RTL这个rtl其实是比较容易实现的,单比特输入,只需要在rtl内部做移位寄存即可,当匹配上对应序列的时候即输出一个单比特脉冲的match信号。当然了,可以做一步参数化,把要匹配的序列作为parameter输入,我觉得也就差不多了吧:module bit_match #( parameter VALUE = 6'b101101)( input.原创 2021-12-27 23:36:06 · 753 阅读 · 2 评论 -
【IC前端设计校招面试】常见笔试与面试考点思维导图
原创 2020-04-06 16:54:20 · 1792 阅读 · 0 评论