LSF0108 level shift设计使用及debug流程

目录

初版设计

测试出现的问题1

解决问题（尝试1）

测试出现的问题2

解决问题2-1

解决问题2-2

单Port测试结果

所有Port均连接测试结果

---

初版设计

此电路的应用场景在于将LCD屏幕连接到FPGA上，进而通过FPGA中设计的硬件电路来驱动LCD屏幕，验证数字硬件电路设计的正确性。因此需要一个转接板位于FPGA和LCD屏幕之间，将二者连接起来。

转接板的硬件电路设计主要存在以下需求：

• 实现3.3V和1.8V之间的同时双向逻辑转换（LCD屏幕电平为3.3V，FPGA电平为1.8V）

逻辑转换速度为20MHz以上

• 同时支持Open Drain（Touch相关的PIN）和Push-pull
• 同时支持至少6 port逻辑转换

因此选型选择了LSF0108Q1，因为其具有如下特性：

• 支持1.8V和3.3V之间的双向电平转换，且无需DIR Pin。

 

• 最高速率可达到100MHz（≤30pF load）或40MHz（≤50pF load）
• 同时支持Open Drain和Push-Pull

                

 

• 最大支持8个port同时工作。

因此初版电路设计如下所示：（1.8V和3.3V都是通过LDO来供电的）

 

 

 

测试出现的问题1

1.8V的电压被倒灌，变成了2.3V（2.18V）左右，此时倒灌电流为1.5uA左右。

解决问题（尝试1）

分析：既然1.8V被倒灌，则可以在1.8V LDO output的位置增加一个并联电阻到GND，给倒灌电流一个泄放路径，让1.8V LDO output正常。这个并联电阻目前暂定为200K

实验结果：       此时1.8V电压正常，实际测试结果为1.788V

                           倒灌电流仍然存在，目前为3.4uA左右。

测试出现的问题2

3.3V side	1.8V side
驱动GND	接收GND
驱动3.3V	接收1.938V（有问题）
接收GND	驱动GND
接收1.787V（有问题）	驱动1.8V

由上可知

1. 低电平GND可以实现双向互传
2. 1.8V side驱动高电平无法让3.3V side电平抬升至3.3V
3. 3.3V side驱动高电平会导致1.8V side电平过高

解决问题2-1

分析：1.8V side驱动时，无法让3.3Vside抬升至3.3V

尝试给3.3V side单个Port增加上拉电阻200Ω，将其上拉至3.3V。

此时虽然可以通过1.8V驱动，让3.3V side获得高电平。但是此时量测1.8V side，本身的驱动电流被抬升至2.0V。

解决问题2-2

抬升肯定是电流倒灌引起的，因此量测倒灌电流的来源，来自Vref_A的倒灌电流为1.6uA，来自单个Port的倒灌电流为5.6uA。同样的方式，来自Port的倒灌电流太大，则尝试在1.8V side下拉，连接并联电阻组成泄放回路。初步尝试泄放电阻为200K。

结论：200K太大了，此时只降低到了1.9V，因此在此降低电阻，选择24K，此时降低到了1.787V。基本正常

单Port测试结果

Driver		Receiver
Driver	量测电压	Receiver	量测电压
3.3V side	H（3.311-3.326）	1.8V side	H（1.737-1.738）
3.3V side	L（3.311-0.005）	1.8V side	L（1.737-0.006）
1.8V side	H（1.738-1.786）	3.3V side	H（3.311-3.322）
1.8V side	L（1.738-0.005）	3.3V side	L（3.311-0.067）

由上表可知：

1. 当双方均没有驱动时，1.8Vside的电压恒定为1.737V，3.3V side的电压恒定为3.311V
2. 1.8V作为Driver时，可以正常驱动高电平和低电平，并不会引起Driver方的电压异常，在Recevier方也能正常收到对应3.3V的电平
3. 3.3V作为Driver时，可以正常驱动高电平和低电平，并不会引起Driver方的电压异常，在Recevier方也能正常收到对应1.8V的电平

至此，单Port调试完毕，按照上述的电阻阻值，将剩余的Port均增加上拉（3.3V side）和下拉电阻（1.8V side），检查能否正常工作。

所有Port均连接测试结果

Driver		Receiver
Driver	量测电压	Receiver	量测电压
3.3V side	H（3.310-3.325）	1.8V side	H（1.737-1.738）
3.3V side	L（3.310-0.006）	1.8V side	L（1.737-0.006）
1.8V side	H（1.737-1.786）	3.3V side	H（3.310-3.320）
1.8V side	L（1.737-0.006）	3.3V side	L（3.310-0.067）

至此所有port均增加了上下拉，且所有port功能一切正常，各个port之间互不干扰，可以独立正常工作，debug流程结束。