[从头学声学] 第214节 声音的升频

剧情提要:
[机器小伟]在[工程师阿伟]的陪同下进行着声学神通的修炼。
这次要研究的是[声音的升频]。

正剧开始:

星历2016年05月13日 13:50:01, 银河系厄尔斯星球中华帝国江南行省。
[工程师阿伟]正在和[机器小伟]一起研究[声音的升频]。


阿伟给小伟做了一个声音升频的工具:

def changeFrequence():
    import wavename;
    import wavedata;

    filename = wavename.wavename;
    size = len(filename);

    n = 2;
    multi = 2**(n/12);

    print('生成波形开始。>>>');    
    fout= open('output.txt', 'w');
    
    for i in range(size):
        tmpdata = eval('wavedata.'+filename[i]);

        retData = [];

        size_1 = len(tmpdata)//2;
        sigma = 0;

        for j in range(size_1):
            sigma += multi-1;
            if sigma > 1:
                sigma -= 1;
            else:
                retData.append(tmpdata[2*j]);
                retData.append(tmpdata[2*j+1]);

        #由于频率增加而剔除掉的数据
        removed = len(tmpdata)-len(retData);
        #用阵列的前端补足缺失
        for j in range(removed):
            retData.append(retData[j]);

        #print(len(retData));            
        
        dataStr = filename[i] + ' = [';
        fout.write(dataStr);

        size_1 = len(retData);

        for n in range(size_1):
            fout.write(str(retData[n]));
            if (n < size_1-1):
                fout.write(', ');

        fout.write('];');            
        fout.write('\r\n');

    fout.close();
    print('生成波形结束,请到output.txt查收。');

升频的目的只有一个,就是为了得到声调:

def waveDataChoose_2(filename):
    import vowel_1_0;
    import vowel_1_1;
    import vowel_1_2;
    import vowel_1_3;
    import vowel_1_4;
    import vowel_1_5;

    size = len(filename);    

    sampledata = [];

 
    for i in range(size):
        tmpdata1_0 = eval('vowel_1_0.'+filename[i]);
        tmpdata1_1 = eval('vo
  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA PLL的升频范围取决于特定的FPGA芯片和PLL模块。一般来说,FPGA芯片内部的PLL模块可以将输入时钟信号的频率提高数倍。具体的升频范围取决于PLL的设计和配置参数,例如VCO(Voltage Controlled Oscillator)的范围和分频器的设置。一些FPGA芯片的PLL模块可以将输入时钟信号的频率提高至几百兆赫兹甚至数千兆赫兹。但需要注意的是,升频范围也受到FPGA芯片自身的限制和工艺的限制。因此,最好查阅相关的FPGA芯片手册或文档,以了解具体的PLL升频范围。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* [FPGA之道(47)时钟及时钟域](https://blog.csdn.net/Reborn_Lee/article/details/104346278)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *3* [芯动力——硬件加速设计方法习笔记(第三章)时钟、时钟切换电路、同步/异步电路、亚稳态、异步复位同步...](https://blog.csdn.net/qq_42135020/article/details/127825909)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值