Emacs auto verilog

已于 2022-07-13 14:54:33 修改
阅读量583 收藏 2
点赞数
CC 4.0 BY-SA版权
文章标签： emacs 编辑器
于 2022-07-12 15:36:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mxic2008/article/details/125738546

命令

插入计算公式

/* buffer AUTO_TEMPLATE (

.z (out[@]),

.a (in[@”(- 31 @)”]));   //exp=31-@

*/

buffer i0 (/*AUTOINST*/

.z (out[0]),

.a (in[31]));

buffer i1 (/*AUTOINST*/

.z (out[1]),

.a (in[30]));

（out_@"(+ (/ @ 4) 1)"_o）  //exp= (@/4) + 1

ref

最低0.47元/天 解锁文章
M-IC
关注
Emacs Verilog mode 使用指南
水务人
06-16 881
Emacs是一个高度可定制的文本编辑器，广泛用于软件开发。Verilog模式是Emacs的一个扩展，专门用于编辑Verilog硬件描述语言（HDL）代码。以下是Emacs Verilog模式的基本使用指南：下载Verilog模式：安装Verilog模式：配置Emacs： 复制打开Verilog文件：基本编辑：Verilog特定功能：代码片段：语法高亮：自定义快捷键： 复制自定义缩进： 复制通过以上步骤，你可以开始使用Emacs的Verilog模式来高效地编辑Verilog代码。
Emacs Verilog Mode 简单使用指南
2301_79262050的博客
06-06 1760
Verilog Mode 支持在代码中快速跳转到模块、任务、函数等的定义。C-c C-dEmacs 的强大之处在于其高度可定制性。用户可以根据个人喜好和项目需求，自定义 Verilog Mode 的行为和外观。用户可以自定义 Verilog Mode 的代码补全词库，提高编码效率。Emacs Verilog Mode 是 Verilog 开发者的强大工具，提供了全面的功能支持，包括语法高亮、自动缩进、代码补全、模板插入、代码检查、代码折叠和集成仿真工具等。
verilog自动例化工具
02-11
例化工具为：auto_inst.exe， 可以把下面链接的附件中的工具小软件auto_inst.exe拷贝到C:\WINDOWS\system32或在环境变量path设置该工具的所在路径。 然后打开dos的命令行界面，cd到需要例化verilog代码的顶层，输入auto_inst -f 需要例化的顶层文件名； 例如auto_inst -f usb20.v //&port;_begin --------指示生成端口列表 //&instance;("u0", "core\utmi_if.v") -------指示例化模块的例化名及文件相对路径 //&auto;_def -------指示自动生成例化的wire中间变量声明 //®_wire_Begin---------指示自动生成例化wire声明的位置，自动例化生成的wire在//®_wire_Begin 和//®_wire_end之间 //®_wire_end //&inst;_begin---指示自动例化模块的代码生成的位置，自动生成的例化代码在//&inst;_begin和//&inst;_end 之间 //&inst;_end 每次修改被例化的模块或顶层模块的时候，例化自动生成的代码都不需要做任何修改，工具自动用新的代码替换原来的生成的代码。
verilog auto instance tool
03-03
http://bbs.eetop.cn/thread-320584-1-1.html 参考以上网友脚本编写的自动例化工具，自动产生test-bench工具
【免费下载】 自动化Verilog脚本库：Automatic-Verilog 使用教程
gitblog_01192的博客
08-31 1551
自动化Verilog脚本库：Automatic-Verilog 使用教程 项目介绍 Automatic-Verilog 是一个基于 Vimscript 的项目，旨在自动化 Verilog 和 SystemVerilog 代码的特定开发流程。该项目专为希望提升他们的硬件描述语言 (HDL) 开发效率的工程师设计。它可能包括代码片段自动生成、格式化、语法检查或是其他有助于加速 Verilog/SV ...
EMACS Verilog-mode 高级用法 AUTO_TEMPLATE
热门推荐
定戒慧
09-14 2万+
摘录了 EMACS 关于 AUTO_TEMPLATE 部分的帮助文档，并且收集了相关的FAQ文档 Templates: For multiple instantiations based upon a single template, create a commen
emacs 和evil以及verilog mode全资源
08-15
5. **配置Verilog Mode**：在Emacs配置文件中，启用Verilog Mode，添加`(add-to-list 'auto-mode-alist '("\\.v\\'" . verilog-mode))`，这将让Emacs自动在打开Verilog文件时启动Verilog Mode。 6. **获取资源**：...
Emacs Verilog mode 简单使用指南
zevjay的博客
06-17 2740
Emacs Verilog mode以其强大的功能集和高度的可定制性，成为了许多硬件工程师的首选开发环境。从基本的语法高亮到高级的代码导航，再到与其他开发工具的无缝集成，它全方位支持Verilog开发的每一个环节。通过掌握上述指南内容，结合不断的实践与探索，你将能充分挖掘Emacs Verilog mode的潜力，让硬件设计工作变得更加高效和愉悦。记住，Emacs的学习曲线虽陡峭，但一旦掌握了它的精髓，所带来的生产力提升是无可比拟的。
emacs 采用命令行模式自动更新verilog
seuwilson的博客
10-25 1591
1.写verilog代码时经常会遇到自动更新的问题，以前都是用emacs打开文档，再ctrl-a + ctrl-x 2.但是很多时候初始状态的代码，要经常进行更新，如果能写成脚本更新的话会方便不少。 emacs脚本主要使用的两项： 1.emacs --batch <filenames.v> -f verilog-batch-indent ：功能，对齐 2. emacs --ba...
automatic-verilog 项目教程
gitblog_00731的博客
08-31 485
automatic-verilog 项目教程 1. 项目的目录结构及介绍 automatic-verilog/ ├── demo/ ├── docs/ ├── plugin/ │ ├── Changelog.md │ ├── LICENSE │ ├── README.md │ ├── README_en.md │ └── ... ├── README.md └── README...
探索自动化编程的新境界：automatic-verilog
gitblog_01036的博客
08-30 934
探索自动化编程的新境界：automatic-verilog 在数字电路设计的世界里，Verilog作为一种强大的硬件描述语言，一直是工程师们的得力助手。然而，随着项目规模的扩大和复杂性的增加，手动编写和维护Verilog代码变得越来越繁琐。今天，我们将介绍一款革命性的开源项目——automatic-verilog，它基于vimscript，旨在为Verilog编程带来前所未有的自动化体验。 项目介...
如何理解system verilog 中的automatic function和task.
xuhuihw的博客
09-20 1万+
//有 "automatic" module tryfact; // define the function function automatic integer factorial (input [31:0] operand); if (operand &gt;= 2) factorial = factorial (operand - 1) * operand; else factorial ...
Windows系统支持Verilog自动实例化等功能的Vim插件的安装及使用教程
weixin_43354281的博客
12-18 6313
haode haode
再谈systemverilog中automatic与static
oldmoney
02-11 1158
前段时间写过一篇关于automatic的文章，最近又看到总结一下： 本次仿真器是questa sim 10.6c。 如果变量被声明为automatic，那么进入该方法后，就会自动创建，离开该方法后，就会被销毁；而static则是在仿真开始时就会被创建，直到仿真结束，可以被多个方法/进程共享。 通过几个栗子看其区别： ex1： function automatic int auto_cnt(input a); int cnt = 0; cnt += a; return cnt;
emacs verilog-mode方式实现verilog实例化集成
学而不思则罔，思而不学则殆
07-09 1万+
背景介绍 AUTOINST和AUTOWIRE的应用 背景介绍emacs默认自带verilog-mode插件，不仅仅支持语法高亮、代码段自动补全等功能，核心应用还有/*AUTOXXX*/。 IC顶层集成，最常见的工作就是实例化和端口线网的连接。可以利用/*AUTOINST*/和/*AUTOWIRE*/节省很多工作量，减少出错可能性。AUTOINST和AUTOWIRE的应用下面是示例。用到的技巧包括：
verilog-mode中屏蔽两个及以上的auto_output
谦豫
09-18 1488
verilog-mode中的auto ignore
emacs verilog连线
最新发布
08-22
在使用 Emacs Verilog Mode 进行 Verilog 模块的连线操作时，可以利用其强大的自动连线功能来提高开发效率。Verilog Mode 提供了多种自动化功能，例如 `AUTOINPUT`、`AUTOOUTPUT`、`AUTOINOUT` 和 `AUTOINST` 等指令，这些指令可以自动完成模块的端口声明和实例化信号的连接。 ### 自动连线方法 1. **模块端口自动声明** 在定义模块时，可以通过 `/*AUTOINPUT*/`、`/*AUTOOUTPUT*/` 和 `/*AUTOINOUT*/` 来自动声明输入、输出和双向端口。这些指令会根据模块内部使用的信号自动填充端口列表。 ```verilog module example_module ( /*AUTOINPUT*/ /*AUTOOUTPUT*/ /*AUTOINOUT*/ ); ``` 2. **模块实例化信号自动连接** 在实例化子模块时，可以使用 `/*AUTOINST*/` 指令来自动生成信号连接。该指令会根据子模块的端口定义自动连接信号。 ```verilog example_submodule u_example ( /*AUTOINST*/ ); ``` 3. **自定义模板自动连接** 如果需要更灵活的控制，可以使用 `/*AUTO_TEMPLATE*/` 指令结合模板来定义特定的信号连接规则。模板中的 `@` 符号可以根据实例化次数或模块名称生成不同的信号名。 ```verilog /*AUTO_TEMPLATE( .input_signal (@_signal), .output_signal (@_signal_out) )*/ ``` 4. **强制刷新自动连线** 如果自动连线功能失效，可以执行 `M-x verilog-inject-auto` 命令来强制刷新自动连线内容。此命令会重新解析模块并更新自动生成的代码部分。 5. **配置库路径** 确保模块声明所在的文件路径已添加到 `verilog-library-directories` 中，以便 Verilog Mode 能够正确解析模块定义。可以在 `.emacs` 文件中添加以下配置： ```elisp (setq verilog-library-directories '("." "/path/to/your/modules")) ``` 6. **快捷键操作** 在 Emacs 中，可以使用快捷键快速触发自动连线功能。例如，按下 `Ctrl+C` 然后 `Ctrl+A` 可以开始自动生成，而 `Ctrl+C` 然后 `Ctrl+K` 可以恢复到未生成的状态。 ### 注意事项 - 在使用 `AUTO_TEMPLATE` 时，即使信号不在信号列表的末尾，也需要在模板中添加逗号 `,` 以确保语法正确。 - 可以通过 `@` 符号结合字符匹配来生成不同命名的信号，适用于多个实例化模块的情况。 - 如果需要为实例化信号带到位宽，可以使用 `[]` 符号来自动添加位宽信息。 通过以上方法，可以显著提升在 Emacs 中进行 Verilog 模块开发的效率，尤其是在处理复杂模块和多层次设计时，自动连线功能能够大幅减少手动编写代码的工作量。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值