【数字逻辑】学习笔记第五章 Part3 时序逻辑电路(常用时序逻辑电路及其应用)

最新推荐文章于 2024-03-04 21:25:41 发布

memcpy0

最新推荐文章于 2024-03-04 21:25:41 发布

阅读量9.5k

点赞数 18

分类专栏：数字逻辑

本文链接：https://blog.csdn.net/myRealization/article/details/105930114

版权

一、计数器

计数：累计输入脉冲的个数构成：

应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等.

分类如下：
按数制分：

计数器按计数方式分：

按时钟控制分：

我们的重点在于同步集成计数器。同步计数器的特点：在同步计数器内部， 各个触发器都受同一时钟脉冲——输入计数脉冲(计数就是统计累计输入脉冲的个数)的控制，因此，它们状态的更新几乎是同时的，故被称为 “同步计数器”。

下面就将介绍常用的同步计数器。

双时钟是指存在两个时钟信号，可逆指的是既可以做加法计数，也可以做减法计数。

为了使用74LS193，我们必须掌握其引脚的功能：

$C R = 1$ 时，异步清零，计数器输出数据 $Q_3Q_2Q_1Q_0$ 为 $0000$ ；
$CR=0，\overline {LD}=0$ 时，异步置数 $Q_3Q_2Q_1Q_0$ 为 $D_3D_2D_1D_0$ ；
$CR=0，\overline {LD}=1$ ，既不清零也不置数，此时如果 $CP_{U} \uparrow$ 且 $CP_D = 0$ 时，加 $1$ 计数；当加法计数到达 1111 时，进位输出 $\overline {CO}$ 输出一个脉宽等于 $CP_{U}$ 的低电平部分的低电平脉冲；当下一个 $CP_{U}$ 上升沿到来时， $\overline {CO}$ 变为高电平，由此产生一个 $\overline {CO}$ 的上升沿；多个74LS193级联时，正好将低位的 $\overline {CO}$ 端与高位的 $CP_{U}$ 端连接起来；
$CR=0，\overline {LD}=1$ ，既不清零也不置数，此时如果 $CP_D \uparrow$ 且 $CP_U = 0$ 时，减 $1$ 计数；当减法计数到达 0000 时，借位输出 $\overline {BO}$ 输出一个脉宽等于 $CP_{U}$ 的低电平部分的低电平脉冲；当下一个 $CP_{D}$ 上升沿到来时， $\overline {BO}$ 变为高电平，由此产生一个 $\overline {BO}$ 的上升沿；多个74LS193级联时，正好将低位的 $\overline {BO}$ 端与高位的 $CP_{D}$ 端连接起来；
$CR=0，\overline {LD}=1$ ，且 $CP_D,CP_U$ 均无变化时，状态保持。