时钟抖动和相位噪声对采样系统的影响

最新推荐文章于 2024-09-19 11:14:21 发布

mybirdsky

最新推荐文章于 2024-09-19 11:14:21 发布

阅读量6.6k

点赞数

文章标签： border fft 扩展 performance 制造工作

本文链接：https://blog.csdn.net/mybirdsky/article/details/2049230

版权

本文探讨了时钟抖动和相位噪声如何影响采样系统的性能，特别是在数据转换器（ADC）中的作用。通过快速傅立叶变换（FFT）技术，可以计算出信噪比（SNR）并估算时钟抖动。然而，FFT方法在高频时会丢失部分相位噪声信息。时钟噪声在ADC输出中表现为频谱失真，影响信号质量。相位噪声和频率噪声导致采样过程中幅度和相位调制，而1/f噪声和宽带噪声是关键因素。采样过程中的卷积效应加剧了这些问题。在设计高精度采样系统时，理解和量化这些噪声至关重要。

摘要由CSDN通过智能技术生成

2006-04-28 09:08:49

时钟抖动和相位噪声对采样系统的影响

作者：Brad Brannon

系统的性能大多取决于时钟抖动规范，所以仔细评估是非常重要的。
　　随着直接中频采样的更高分辨力数据转换器的上市，系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器，或者说，充其量也只能反映问题的一部分。如果对时钟电路的规范和设计没有恰当的了解，你就不能实现这些数据转换器的最佳性能。
　　如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
　　相反，有些设计师仅仅因为不清楚时钟噪声会对转换器、最终对他们的产品性能产生何种影响，可能会为一个昂贵的时钟源付出过多。要注意的是，最昂贵的时钟发生器并不总是带来最佳的系统性能。许多折衷方案均与时钟抖动、相位噪声和转换器性能有关。一旦你了解了这些折衷方案，就能以最低的成本为应用系统选择最佳的时钟。
　　对于中频采样系统和射频采样系统来说，编码源的功能与其说像一个时钟，倒不如说更像一个本地振荡器。很多设计师都希望制造商在频域内规定时钟要求，就像他们制作射频合成器时所做的那样。尽管很难给出时钟抖动和相位噪声之间的直接相关性，但是，仍然有一些指导原则适用于根据时钟抖动或相位噪声来设计和选择编码源。
　　数据转换器的主要目的要么是由定期的时间采样产生模拟波形，要么是由一个模拟信号产生一系列定期的时间采样。因此，采样时钟的稳定性是十分重要的。从数据转换器的角度来看，这种不稳定性，亦即随机的时钟抖动，会在模数转换器何时对输入信号进行采样方面产生不确定性。随机抖动具有高斯分布特征；事件的均方根时间值或标准偏差可确定这种随机抖动。虽然有几种直接测量时钟抖动的方法，但在测量亚皮秒定时变化时，时钟稳定性的要求愈发严格，所以需要采用间接的测量方法。
　　从数据转换器的角度来看，编码带宽可扩展到数百兆赫。在考虑构成数据转换器时钟抖动的噪声的带宽时，其范围是从直流直到编码的带宽，这远远超过制造商常常当作标准时钟抖动测量值引用的12 kHz ～20 MHz典型值。由于与抖动有关的是宽带转换器噪声增大，所以只要观察数据转换器噪声性能的下降，就可很方便地评估时钟抖动。公式1可确定由于时钟抖动而产生的信噪比（SNR）极限：