WIFI-SDIO 五问五答

本文讨论了Wi-Fi SDIO接口的一些关键参数,包括HOST_MAX_MCLK的定义及其对性能的影响,SDIO硬件结构体中的标志含义,内部与外部时钟的区别,以及驱动电流和信号边沿设置的实验性质。内容涉及Wi-Fi性能、硬件设计和时钟源的选择。
摘要由CSDN通过智能技术生成

1、  在SD.c的文件中定义的HOST_MAX_MCLK是怎么定义的?197000000对应的clk为多少HZ?具体的换算公式是怎么样的?修改这个clk会影响哪些性能?

 è#define HOST_MAX_MCLK       (197000000) è 197MHz  在定義最快跑多少  

  假設MAX CLK50MHz   但如果想將clk設定在70MHz 就跑不到7

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值