VMM testbench diagram

 

如上图， vmm testbench的结构如下

SYSCfg 包含了全局开关，这些开关控制了是否允许randomize，是否启用default值，是否允许error/delay injection， run_for_n_packets.

REGCfg 包含了register要配置的初始值，memory的初始值

CfgDUT 调用RAL的handler， 根据REGCfg的值配置各个register。 虚箭头表示的是backdoor的存取方法。图中显示的是两个BFM，其实VMM_RAL不存在BFM，它只是通过RWXactor把读写transaction插入到xxxBFM中，类似与一个两input端口的channel

Reset_DUT 中完成DUT各个input信号的初始值赋值

xxxGen是atomic generator，它根据blueprint 产生许多packets。xxxXactor进一步处理这些packet，譬如当packet收到的response为error时，我们不改变data_id而只是修改一下packet的一些信息（如校验位），进行retry重发。这些retry的packet不算到run_for_n_packets变量中。最终的packet stream 送到BFM中。

 

 

 

RAL transactor 的命名规则是xxxRALRWXactor

 

顺便提一下，为何要用xxx（一般是项目名称）来做各个class的前缀呢？ 答案是：便于dve调试时迅速统统xxx*找到design的各个class。