IP核笔记
文章平均质量分 56
NoNoUnknow
这个作者很懒,什么都没留下…
展开
-
手撕FIFO:首字下降模式和标准模式的差异与PG0
在对FIFO操作的时候,读写使能要掌握好时序,而读写数据可以提前一些赋值,不要卡太死,这是因为总要有读写使能才能写入数据的,早到一点总比晚到了写不进去要好。原创 2023-08-14 21:48:03 · 77 阅读 · 0 评论 -
原语:串并转换器
OFB也是输出端口,但是他有特殊的作用,一个是与ISERDESE2上的OFB引脚相连,作为反馈端口,一个是与ODELAYE2相连,作延迟输出使用,这个端口在正常使用过程一般悬空即可。因此我们可以把它们端口分成三大类,一部分是关于三态控制,一部分是关于时钟复位信号,一部分串并数据转换输入输出。在时钟复位信号中,CLK是串行数据时钟,是高速时钟,CLKDIV是并行数据时钟,是低速时钟。OSERDESE2原语将并行数据转换为串行数据,减少数据传输端口数量的同时也提高了频率,将低速数据转换为高速数据,方便传输。原创 2023-11-06 21:05:28 · 627 阅读 · 0 评论 -
XIlinx提供的DDR3 IP与 UG586
DDR系统需要关注的三样东西:控制器、PHY、SDRAM颗粒,但这是实现一个DDR3 IP所需要的,如果只希望调用IP的话,则只需要调用IP即可,目前时间紧急,我先学一学如何使用IP,解决卡脖子的问题,自研日后再说。使用的DDR3器件:MT41J128M16JT-093K。原创 2023-10-22 22:38:17 · 1275 阅读 · 0 评论 -
手撕同步FIFO~带tb文件
【代码】手写同步FIFO。原创 2023-10-26 16:55:45 · 70 阅读 · 0 评论 -
(自用)乒乓操作和简易实现:双口RAM版
【代码】(自用)乒乓操作和简易实现:双口RAM版。原创 2023-07-16 21:45:38 · 90 阅读 · 1 评论 -
自用IP核笔记整理:RAM配置(二):RAM初始化
VIVADO ,ISE 的RAM和ROM的IP核生成需要初始化文件一般为COE格式。在这个示例中,数据的基数被设置为2(二进制),后续的。QUARTUS里的IP核用得比较多的是MIF格式。行列出了一系列用逗号分隔的二进制值。原创 2023-07-16 16:55:54 · 440 阅读 · 1 评论 -
自用IP核笔记整理:RAM配置(一)
RAM 工作时可以随时从任何一个指定的地址写入或读出数据,同时我们还能修改其存储的 数据,即写入新的数据,这是 ROM 所并不具备的功能。ROM 是只读存储器,而 RAM 是可写可读存储器,在我们 FPGA 中使用这两个存 储器主要也是要区分这一点,因为这两个存储器使用的都是我们 FPGA 内部的 RAM 资 源,不同的是 ROM 是只用到了 RAM 资源的读数据端口。读操作和写操作有专用地址端口 (一个读端口和一个写端口),即写端口只能写不能读,而读端口只能读不能写。单端口 RAM 和双端口 RAM。原创 2023-07-16 16:48:54 · 105 阅读 · 1 评论