AXI
文章平均质量分 79
NoNoUnknow
这个作者很懒,什么都没留下…
展开
-
单AXI总线多通道仲裁状态机V2.0(代码+tb文件)
【代码】仲裁状态机V2.0(代码+tb文件)原创 2024-03-11 18:08:35 · 277 阅读 · 0 评论 -
循环优先级仲裁~位屏蔽仲裁算法
位屏蔽算法:描述:对输入的多通道请求进行仲裁。步骤:(1)原码减去对应位数(优先级最高的位次)(2)求得(1)中输出的反码(3)通过(2)中输出与原码进行相与,留下优先级最高的请求。举例:【1】四通道输入请求,ABCD。破解后为:4‘b1000,此时D通道优先级最高。仲裁完成,准许A通道请求。【2】四通道输入请求,ABCD。破解后为:4‘b1110,此时B通道优先级最高。仲裁完成,准许B通道请求。此外,为了仲裁A通道,需要对输入的请求进行拼接操作,实现向高位借位的过程。原创 2023-11-17 16:12:56 · 481 阅读 · 0 评论 -
Axi接口的DDR3:参数,时序,握手机制
WSTRB[n:0] 信号为高电平时,指定包含有效信息的数据总线的字节通道。原创 2023-10-24 22:23:42 · 720 阅读 · 0 评论 -
XIlinx提供的DDR3 IP与 UG586
DDR系统需要关注的三样东西:控制器、PHY、SDRAM颗粒,但这是实现一个DDR3 IP所需要的,如果只希望调用IP的话,则只需要调用IP即可,目前时间紧急,我先学一学如何使用IP,解决卡脖子的问题,自研日后再说。使用的DDR3器件:MT41J128M16JT-093K。原创 2023-10-22 22:38:17 · 1275 阅读 · 0 评论 -
Zynq上的存储器接口与差分时钟与DDR3
DQS是DDR SDRAM中的重要功能,它的功能主要用来在一个时钟周期内准确的区分出每个传输周期,并便于接收方准确接收数据。每一颗8bit DRAM芯片都有一个DQS信号线,它是双向的,在写入时它用来传送由主控芯片发来的DQS信号,读取时,则由DRAM芯片生成DQS向主控发送。完全可以说,它就是数据的同步信号。在读取时,DQS与数据信号。原创 2023-10-21 20:27:55 · 920 阅读 · 0 评论