Altium Designer学习记录

AD使用注意事项

1 原理图分为平行结构层次结构,尽量使用平行结构(所有图纸都是同层平行关系)并且设置Nets和Ports都是全局有效(设置方法工程右键Project options–options,Global(nets ports global)),比如PADS中就都是平行结构和全局有效,方便简单

2 绘制大型原理图,必须使用层次结构,使用绿方块sheet symbol和sheet entry
    sheet symbol <-----> sheet页
    sheet entry <-----> Port
  2.1 线束方法:地址/信号并行线等任意网络线,可通过harness信号线束捆绑成一条线,连Port
  在这里插入图片描述
  在这里插入图片描述
  Harness的优点:可组合任意网络连线,比如Bus+若干Net线,顶层层次结构更简明  
  2.2 总线方法:地址/信号并行线等,可通过Bus成一条线,连Port
  在这里插入图片描述
 在这里插入图片描述
 !!当子图纸中的端口与图纸入口不匹配(包括名字和IO类型)时,可以通过“Design》Synchronize Sheet Entries and Ports”来同步
 
 3 几种符号的关系:
在这里插入图片描述
   非层次的,只用NET和POWER;
   层次化的,必须Sheet symbol、sheet entry 、Port
   offsheet用于同组之间的跨图纸接口,一般不使用
   
 4 导入PCB边框时,默认选择mechanical 1机械层,若没有则keepout层
  板子切孔方法:1放置PAD孔 2 机械1或keepout画孔切割,tools–>convert–>board cutout

绘图和布局技巧

1 绘制蛇形等长线:线之间留好足够的宽度,前提已经绘制好直线连线后,再设置蛇形走线,T–>R,光标十字选中直线,TAB,输入目标长度/振幅/间隙,拖拽得到蛇形线,再点其他等长线拖拽
  如果是AD18的话,快捷菜单直接就有蛇形线工具
在这里插入图片描述

2 P-T拉线,TAB设置线宽和过孔尺寸,(Shift+W设置选择线宽,Shift+V设置选择过孔尺寸),再*/+/- 打孔,最后快到终端时,Ctrl+左键,结束。
*切换top/mid signal/bottom层,+/-为逐层切换
Shift+W和Shift+V中的尺寸列表设置在DXP-prefrence-PCB editor-interactive routing中设置。
3 交叉探针:T-C,原理图点元件,可看到PCB中位置,PCB反查原理图同理
4 按住CTRL拖动元件可保持线连接
5 画多条平行线,可全选,拖动,折线,松手,继续拖动
6 工具-交叉模式,原理图选中元件,PCB中tools–>component placement–>arrange within rectangle快速布局元件
7 元件布局时,鼠标左键按下选中状态时,L快速切换top/bottom层
8 元器件布局时,飞线太多隐藏,N–>Hide/Show connections , connection就是飞线,可以单独显示某一Net连线
9 把元件的Designator放置在中心位置,选中元件–>A–>Position Component Text 定位器件文本
10 布局顺序:1 定位孔 2 直插、通信电源接口、开关、按键 3 元器件尺寸大到小(CPU>内存>Flash>其他IC)
11 布局的时候N hide all,然后开始走线的时候,需要走线的元件N show component
12 SOP封装两相邻管脚同网络,不要在焊盘中间连线,要引出来走一圈,防止焊接时管脚粘连以为短路
在这里插入图片描述
13 用地线包裹晶振,并且晶振下方不再走线
在这里插入图片描述
14 互相交叉的走线组,更换成S型走线
在这里插入图片描述
15 FLASH 和CPU相连不需要等长(差不多就行),只要连通就行
  DDR RAM 数据线、地址线必须并行等长走线
16 器件过孔扇出方式:垂直于器件边缘过孔排列、两边扇出、两排交错扇出
  过孔之间一定要至少能走一根线
在这里插入图片描述 在这里插入图片描述 在这里插入图片描述
17 放置过孔时,最好排成一排,降低空间耦合度,优化布线空间
在这里插入图片描述
18 能用一层走完就不用两层,对于时延不敏感的普通信号/电气特性线,可以绕圈走的长一些,不要图省事直接打过孔连直线,这样其它层走线压力会小很多
19 创建NET CLASS组,修改线组的网络颜色,方便观察走线
在这里插入图片描述在这里插入图片描述
20 电源的多分支,用星型连接,这样各个电流回路不会相互影响
 “星”型配置避免了长接地回路。长接地回路将引起寄生电感
在这里插入图片描述
21 在射频线周围打一圈VIA,相当于一个牢笼,阻止射频信号和外界信号的耦合,降低接地电流回路的寄生电感。
22 器件的自谐频率(SRF)
在这里插入图片描述
23 高密度BGA必须6层板,过孔逃逸扇出
在这里插入图片描述

24 PCB Filter的使用:自定义规则过滤,例如:InNet(‘Net_U1*’) ,InNetClass(‘Power_Class’) ,IsTrack ,OnToplayer ,InRoom(‘MCU_Room’)
没有Net网标的走线一般都是以NetU*_*表示的
在这里插入图片描述
25 RAM布线拓扑:Fly-by和T型拓扑
   FlyBy拓扑,特点:和菊花链类似,CPU走线到最近DDR,然后再到下一片DDR,总线长度短,到两片DDR的走线长度差所造成的传输延迟不能超过1/10周期
   T型拓扑,特点:两片DDR走线先连通,再在DATA/ADDR总线中点连到CPU,CPU到两片DDR走线等长

26 xSignal:主要用于测量两元件管脚之间连线长度,也可以创建DDR的Fly-by和T型分支走线(一般不用)
    将需要等长的DDR线组都做xSignal信号,然后再做xSignal的信号组class,可显示每条走线长度,方便调整
     xSignal和Net的区别:前者是两管脚之间的连线长,后者是某网络的总长度
27 RAM信号和地址线组:1 创建网路组,布线连通 2 xSignal向导建立连线组,观察组内线长
            3 手动调整,短的拉长,长的缩短,缩小长度差 4 蛇形线微调
    同组线最长和最短差距在80mil以内就行,反正2mm也完全能满足速度要求
    SDRAM:其实不需要数据线等长,差不多就行,32位数据线,8位一组,创建了4组Net class 和 xSignal class,
         并设置match length规则,保证4组数据线的最大和最小长度满足规则约束
    DDR RAM需要等长。
    等长规则设置: DR > high speed > match length > 右边选择网络组xSignal class length 可选择设置网络组内最大和最小长度
    
28  线组走线自动优化:选中并行走线组,工具–>自动优化走线,软件自动等间距最小距离走线优化,很好用
29 差分对走线方法:1 原理图标识差分对,网络名XXX_N和XXX_P,前部分必须相同,后部分必须N和P,PCB中    differential pair routing
        2 PCB直接设置差分对:PCB Filter–>differential pair–>创建一个差分组–>添加两个差分网络,PCB选中差分网络,直接differential pair routing
    在这里插入图片描述
30 模拟信号线:最好粗一些≥10mil,间距最好2W~3W,包地处理
   高速线:最好细一些,圆角走线,但是不好修改
31 电源线的拓扑: 大电流用星型 ,小电流用菊花链,电源和地可以走直角,信号不能,12/20过孔可过1A电流
         星型拓扑:有大电流回路或者数字模拟回路,需要区分对待
         链式拓扑:都是小电流回路,则可以用菊花链方式依次连接   
32 内电层分割:每个电源之间有10mil间距线宽就行,一般20mil,分割成七巧板都没有关系
        分割之前,先设置拓扑结构为链式拓扑,只显示某一个电源网络,就能估计出分割范围 
        在这里插入图片描述 
        在这里插入图片描述
        在这里插入图片描述
        在这里插入图片描述  33 内电层和内地层:1 顶底层铺地之前,要在元件GND管脚引出过孔到内地层,然后再铺地 
        2 内电层的电源层存在电磁辐射,因此需要比地层边缘缩小建议20mil,利用地层减少EMI
        3 GND层的Pulback为20mil,POWER层的Pullback为40mil
        在这里插入图片描述
34 AD18的keepout层:AD18版本虽然有keepout层,但是不能直接画线,直接画会跑到drilldrawing层上,因此使用mechanical 1层作为机加工边缘
35  AD18的铺地:如果用mechanical 1层的板框铺地,则铺地没有pullback回缩,紧贴板框,出现错误
        铺铜时需要复制机械1层板框然后tools–>convert转换为keepout层,再选中keepout层边框,更改为Top层,
        再转换为铺铜区域,再铺铜,keepout层铺地会与边缘自动回缩距离
        或者设置manufacure–>board outline clearance,板边距离规则,一般20mil,这样铺铜可会自动缩进
        在这里插入图片描述
 36 关于四层板:可以没有VCC,但要有GND,主要是为了一个完整的地平面
       在这里插入图片描述 
 37 内电层分割时的VIA圈圈太大:VIA红圈是内电层切割的clearance设置,默认是20,修改Power plane clearance规则可更改为10mil
 在这里插入图片描述
 38 铺铜后的检查:
      方法1:铺铜时会产生很多天线,就是细长的一小段孤立铜皮,具有天线效应
         按L或Ctrl+D将视图设置为polygon draft模式,显示为线框,方便观察
 在这里插入图片描述    在这里插入图片描述
       方法2:设置只显示铜皮polygon pour,检查细长孤立铜皮
  在这里插入图片描述    在这里插入图片描述
    解决办法:在该区域设置禁止覆铜区polygon pour cutout,下图方法或快捷按钮栏都有
    注意:以太网接口、晶振等高频下方不要铺铜,放置polygon pour cutout
    在这里插入图片描述
 40 补泪滴:T—>teardrop,过孔/焊盘/线径突变/T型连线,都可以应用
      弧度曲线圆滑程度和DR设置的最小线径有关
      在这里插入图片描述
  41 设计规则检查器,可以取消某些DRC错误检查功能
  在这里插入图片描述
  42 走线完成后的工作:
      1 DRC检查,修改走线或规则
      2 检查走线,用draft模式,看是否连上
      3 检查铜皮是否有天线,设置只显示铜皮polygon pour,检查细长孤立铜皮,设置cutout取消铺铜
      4 大面积放置GND VIA,CTRL+R复制一个就啪啪啪点吧,增强电路回流,提高PCB EMI性能
      5 重新摆放丝印:丝印一般最小30/5,再小加工出来不清晰,layer设置只显示Non-signal layer,
       PCB filter设置IsText,只能选择Text:
       在这里插入图片描述
      6 加LOGO,FILE–>script–>选择转换脚本程序,确定–>选择bmp图片–>生成LOGO丝印
       创建LOGO联合,再M移动,调整联合大小,放在合适地方
      7 加汉字,TrueType注意有些字体不支持汉字,或者直接Stroke等长字体OK
 43  拼版方法:
      1 创建一个新PCB文件
      2 放置–>拼版阵列–>选择拼版PCB文件–>选择行列数量–>设置横纵间距
      3 顺着板边纵向延长一段(5mm),两边做两条用于夹具
      4 四个角放定位孔PAD,孔2.5mm,四角位置对称
      5 放置定位点(目前大多数贴片厂可以不需要),专用MARK点,四角对称放置
       对称放置方法:选中一个,鼠标放板边一角,CTRL+R,移动到其他板边角上X/Y镜像,左键放置。
      6 PCB生产厂家会自动给你做V cut,你都不需要自己做。

基础快捷键

布线
P菜单 interactive routing 快捷键P-T
Ctrl+W 高版本AD18
Shift + R 切换三种布线模式 (忽略, 避开或推挤)
Shift + 空格 切换走线拐角45/90/45弧/90弧/任意角
拉线–TAB 设置走线宽和过孔尺寸
+/- 走线切换层并加过孔
走线状态按2直接打过孔不换层,可以再按L换层
backspace 取消上一段走线
回车 确认当前走线
ESC 以当前走线终止(不会自动完成网络连接)
Ctrl+左键 完成布线(自动完成网络连接)

选择
S C选中某一条连线 ,AD18可以选中任意一段连线后TAB选中整条,很方便
J C跳转到某个元件
T C原理图和PCB交叉选择元件

距离测量
Ctrl+M 测两点间距,移动步长为grid值
R–>measure primitives 可以测量任意两个单元的间距,比如芯片管脚间距

观察PCB
V+F view full 查看全局PCB
V+A view area 放大鼠标选中区域
鼠标中键 放缩
2/3 2D 3D切换
SHIFT+右键, 旋转3D视角
SHIFT+S, 仅显示当前层
Ctrl+shift+滚轮 层切换

单位切换
Q 切换公制和英制

设置类
DR DRC规则设置
TAB 显示被选中单元的属性

©️2020 CSDN 皮肤主题: 技术工厂 设计师: CSDN官方博客 返回首页
实付0元
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值