ic验证
一些芯片验证范例,总结,欢迎大家一起讨论、阅读。
NobleGasex
神一般的人
展开
-
systemverilog如何用一行code输出两个队列在可变范围内的对比结果
使用 SystemVerilog 的 and() 方法,并通过 with 子句来对比 array1 和 array2 的前几个元素。这个方法相对简洁,通过 and() 结合条件表达式来完成对比工作。原创 2024-09-08 16:06:22 · 244 阅读 · 0 评论 -
systemverilog 之 disable fork
disable fork 用来终止这些并行进程。然而,直接使用 disable fork 会杀死当前作用范围内所有的并行进程,影响过于广泛。为了避免这种情况,可以使用以下两种方法来限制 fork 的范围:为 fork 加别名,或使用 guard fork。原创 2024-09-08 15:54:42 · 324 阅读 · 0 评论 -
systemverilog中,多层for循环如何跳出某一层
嵌套的 for 循环结构,并在某个条件下通过 disable 语句来终止一个特定的循环块原创 2024-09-08 15:49:36 · 123 阅读 · 0 评论 -
sv之svlib2
sv之svlib2原创 2024-09-08 08:49:46 · 195 阅读 · 0 评论 -
关于断言的部分用法
关于断言的部分用法原创 2024-09-07 10:29:16 · 794 阅读 · 0 评论 -
systemverilog、verilog的部分常用内部函数
systemverilog、verilog的部分常用内部函数原创 2024-09-07 09:39:23 · 306 阅读 · 0 评论 -
如何实时更新module get到的cfg class句柄里面的值
通过 uvm_config_db 可以在不同的组件之间共享配置对象原创 2024-09-06 21:36:53 · 650 阅读 · 0 评论 -
systemverilog & UVM 日常杂记
打印 class 中所有变量,并且希望某些变量以十进制格式显示,可以在定义和注册变量时使用。1、在 UVM 中,如果需要通过。原创 2024-09-06 20:52:13 · 133 阅读 · 0 评论 -
如何对没有定义为rand的变量进行约束
【代码】如何对没有定义为rand的变量进行约束。原创 2024-09-06 20:45:27 · 158 阅读 · 0 评论 -
systemverilog 选取带变范围位宽数据
可以根据实际位宽自动确定,这里使用。值将数据右移,得到所需的。原创 2024-09-06 20:38:54 · 232 阅读 · 0 评论 -
systemverilog 的svlib的用法1
systemverilog 的svlib的用法原创 2024-09-04 21:10:16 · 786 阅读 · 0 评论 -
验证知识之在module里面get class里面的set参数
验证知识之在module里面get class里面的set参数原创 2024-08-31 10:11:39 · 173 阅读 · 1 评论 -
systemverilog & uvm & class 定义所有模块通用变量值
systemverilog & uvm & class 定义所有模块通用变量值原创 2024-08-31 09:56:35 · 248 阅读 · 0 评论 -
Verilog 之静态function
Verilog 之静态function static原创 2024-08-31 09:41:41 · 130 阅读 · 0 评论 -
systemVerilog assertion 中variable delay的使用,##[variable],带变量的延时(可变延时)
systemVerilog assertion 中variable delay的使用,##[variable],带变量的延时(可变延时)原创 2023-05-13 11:10:04 · 1481 阅读 · 0 评论 -
systemVerilog assertion 中until的使用
介绍好用的断言方法,并一般人没有见到过的。原创 2023-05-13 10:41:23 · 541 阅读 · 0 评论 -
芯片验证入门之常用问答搜索网址、编译工具、sv参考文档
本文章是一篇关于介绍芯片验证问题的论坛网址,在网站上,能搜索到大多是的问题的答案。原创 2023-05-11 23:12:26 · 361 阅读 · 0 评论