PLL锁相环的一部分--鉴频鉴相器

于 2023-06-01 08:27:20 发布
阅读量1.6k 收藏 3
点赞数
文章标签： 电子电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/phker/article/details/130980800
版权

鉴频鉴相器作为锁相环的一部分也是有相对应的独立芯片.

鉴频鉴相器芯片主要有以下几种：

  1. LM565/LM565C 鉴频鉴相器芯片
  2. XR2211CP 鉴频鉴相器芯片
  3. NE567 比较器、鉴频、鉴相 IC
  4. MC1496/LM1496 综合运算放大器与调制/解调器 IC
  5. LM567 比较器、鉴频、鉴相 IC
  6. MC100EP2100 高速鉴频鉴相器和相位锁定环节 IC
  7. XR567 比较器、鉴频、鉴相 IC
  8. LM2907/LM2917 频率至电压转换器 IC
  9. CD4046B 相位锁定环节 IC
  10. ADF4106 大扫频快速锁定 鉴相器和频率合成器 IC.

其中 LM567 属于价格比较低的音频信号鉴频鉴相器芯片

走错路的程序员
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
锁相环快速锁定的动态鉴频鉴相器
05-12
一种用于锁相环快速锁定的动态鉴频鉴相器（传统PFD死区分析）的文档
鉴频鉴相器设计(Phase Frequency Detector，PFD）
cy413026的博客
10-10 1万+
本文主要内容是对鉴频鉴相器（Phase Frequency Detector，PFD）模块设计设计进行阐述，包括工作原理、电路结构、仿真结果各部分内容。
【模拟集成电路】鉴频鉴相器设计（Phase Frequency Detector，PFD）
qq_45689790的博客
02-25 1万+
本文主要内容是对鉴频鉴相器（Phase Frequency Detector，PFD）模块设计设计进行阐述，包括工作原理、电路结构、仿真结果各部分内容。
鉴频鉴相器（PFD）不同结构讨论
热门推荐
virtuoso~晓晓
09-01 1万+
鉴频鉴相器——PFD1.PFD电路结构1.1传统PFD1.2非时钟PFD（nc-PFD）1.2 预充电PFD（pt-PFD)1.3边沿触发型PFD 鉴频鉴相器是锁相环中常用的电路结构，属于电荷泵锁相环。根据拉扎维CMOS模拟IC中定义，鉴频鉴相器用在二型锁相环中，后面接电荷泵。本文分析各类PFD的优缺点以及PFD性能指标解读。 这里仅仅讨论不同的电路结构，PFD的性能指标解读，另写博客讲解。 1.PFD电路结构 总体来讲，PFD一共有四种电路结构， 传统的PFD，预充电PFD（pt-PFD）,非时钟PFD(
基于MC1496的鉴相器
05-04
MC1496是双平衡四象限模拟乘法器。 鉴频是调频的逆过程，广泛采用的鉴频电路是相位鉴频器。其鉴频原理是：先将调频波经过一个线性移相网络变换成调频调相波，然后再与原调频波一起加到一个相位检波器进行鉴频。因此实现鉴频的核心部件是相位检波器。
集成锁相环芯片Si4133
06-13
集成锁相环芯片Si4133的数据手册，包含Si4133-BT和Si4133-BM
基于FPGA的一种新型数字鉴频鉴相器的设计.pdf
07-13
数字鉴频鉴相器是锁相环（Phase-Locked Loop, PLL）中的关键组成部分，其作用是检测输入参考信号与反馈信号之间的频率和相位差，并将这一差值转换为相应的电平信号，以供环路滤波器处理。在传统的锁相环应用中，PFD...
锁相环PLL+鉴相器芯片ADF4002+中文数据手册
最新发布
04-30
- **低噪声数字鉴频鉴相器（PFD）**：用于检测输入信号之间的相位差异。 - **精密电荷泵**：负责根据PFD输出调整VCO的电压。 - **可编程参考分频器**：用于对参考频率进行分频处理。 - **可编程N分频器**：用于设定...
基于FPGA的一种新型数字鉴频鉴相器的设计-李海滨
03-30
标题和描述提到的是李海滨等人设计的一种基于FPGA（Field-Programmable Gate Array，现场可编程门阵列）的新型数字鉴频鉴相器，主要用于高速电机的锁相控制。在电机控制领域，锁相环（Phase-Locked Loop，PLL）是一...
非常实用的一片关于锁相环，鉴频鉴相的文章！
11-21
锁相环主要由鉴频鉴相器（Phase Frequency Detector，简称PFD）、环路滤波器（Loop Filter）和压控振荡器（Voltage Controlled Oscillator，简称VCO）三部分组成。其工作原理是通过鉴频鉴相器比较输入信号与反馈信号...
锁相环经典芯片MB1504的51控制程序
06-03
锁相环经典芯片MB1504的51控制程序，自己写的验证可用在FM频段
ADI公司锁相环芯片ADF4351设计原理图
09-07
ADF4351原理图个人觉得很有参考价值，新手小白可以借鉴参考一下还是有点作用的
基于FPGA的一种新型数字鉴频鉴相的设计
04-25
基于fpga的一种新型数字鉴频鉴相的设计 主要是用于FPGA的设计
锁相环芯片LMX2306的51控制程序
05-10
锁相环芯片LMX2306的51控制程序，很容易看明白，对初学者有帮助。
锁相环MB1502/1504控制程序和原理图以及数据手册
04-19
包含了MB1502/1504控制程序，分为基本通信程序以及带按键控制的程序，以及相关的数据手册和原理图，供参考。
硬方案——锁相环PLL技术实战总结（基本原理、集成芯片CD4046参数设计避坑经验总结及实测验证）
数字世界 万物互联
05-13 2340
锁相环PLL技术是一种使输出信号与输入信号在频率和相位上同步的技术，当输出与输入信号同步时，即达到锁定状态，此时，输入与输出的相位差为零或保持一个常数。该技术的应用领域比较广泛，如电能质量监测中，使用锁相环技术进行倍频整周期采样，数据通信中提供时钟等。锁相环技术本身并不复杂，但是在调试上还是需要有些耐心的，博主在调试CD4046时走了一些弯路，网络上的一些资料如计算锁频频率范围的经验公式等并不十分靠谱，所以，在此总结下锁相环的参数设计经验（都是干货，经过反复测试摸出来的经验），并附有实测波形
AD9550高精度锁相环芯片使用
qq_39681193的博客
04-27 741
只需要调节A3、A2、A1、A0、Y5、Y4、Y3、Y2、Y1、Y0即可，对应数据手册的表格，本次采用输入25Mhz，输出OUT1为100Mhz，OUT2为50Mhz，因此，通过查表，A3A2A1A0设为0110，Y5Y4Y3Y2Y1Y0设为101000。AD9550在REF输入处接受一个单端输入参考信号（本次设计采用晶振电路产生一个25Mhz的正弦波信号），通过相应管教的配置，在15个可能输入频率列表到25个可能输出频率列表中找到需要的频率信号，输出到OUT1和OUT2。三.引脚的配置和功能说明。
集成锁相环芯片Si4133的原理及应用
linglongyouzhi的专栏
09-04 2885
集成锁相环芯片Si4133的原理及应用[日期：2008-9-3]来源：中电网  作者：刘华平，郭伟[字体：大 中 小] 　引言 频率合成技术是近代射频微波系统的主要信号源。目前广泛采用的是数字式频率合成器，一般由晶体振荡器、分频器、鉴相器、滤波器和VCO(压控振荡器)等组成，将晶体振荡器输出的频率信号分频得到标准频率信号，然后与VCO输出的频率信
聊一聊锁相环PLL
weixin_52636726的博客
01-05 1310
今天想来聊一下芯片设计中的一个重要macro——PLL，全称Phase lock loop，锁相环。我主要就介绍一下它是什么以及它是如何工作的。 芯片的时钟可以自己产生，可以由几个反相器接在一起构成一个简单的振荡器产生时钟，它的频率可以到很快的速度，但是时钟周期却没那么固定，一会快一会慢的。而从芯片外面来的晶振一般具有稳定的时钟周期，但频率只能是在兆赫兹的量级。PLL就是利用外部晶振作为参考时钟，来输出一个周期稳定的高频率的时钟，这个时钟供芯片的时序电路使用。可以说PLL是整个芯片的源头，从PLL出来的时
高性能鉴频鉴相器与电荷泵在数字电视调谐器中的研究
"本文详细探讨了数字电视调谐器中鉴频鉴相器与电荷泵的设计与研究，针对锁相环技术在电视高频调谐器中的应用，提出了高性能的电路结构，并进行了版图设计。作者曲凤玲在导师陈军宁和柯导明的指导下，对锁相环的基本...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值