IP核

IP核

ip核是指用于ASIC或者FPGA的逻辑块或数据块。在数字电路中将常用的但是比较复杂的功能块，如FIR滤波/PCI接口等等设计成可修改的模块，让其他用户可以直接调用，避免重复工作；

IP核分为三类：硬核，固核和软核；

硬核： 基于某种半导体工艺的物理设计，已经固定的拓扑布局和具体工艺，并且已经经过验证，可保证性能，可以即插即用；

固核：介于硬核和软核之间除了完成硬IP核所有的设计外，还完成了门电路级综合和时序仿真等设计环节，一般以门电路级网表形式提交用户使用。

软核：用某种HDL文本提交用户，已经经过行为级设计优化和验证功能，但其中不含有任何具体的物理信息。用户可以综合处正确的门电路级网表，并进行后续设计，具有很大灵活性。

 

参考文档：https://www.cogobuy.com/wiki-3064.shtml