逻辑与计算机基础
文章平均质量分 89
I-Hsien
这个作者很懒,什么都没留下…
展开
-
浮点数相关问题简记
浮点数相关问题简记浮点数的基本问题用于表示不定精度的有符号小数,使用科学计数法,即:x=(sign)×2exp×basinx=(sign)\times 2^{exp}\times basinx=(sign)×2exp×basin一个典型的浮点数包括符号,阶码,basin的尾数。float类型32位,8位阶码;double类型64位,11位阶码浮点数的表示表示公式如上。在IEEE754标准中,阶码为带符号的整数,并且以移码(该数补码的符号位取反)的形式表示;basin强制为1.xxxxxxx原创 2021-06-18 21:42:36 · 560 阅读 · 0 评论 -
[REV]存储体系
CPU→Cache→主存→辅存(外存)CPU\rightarrow Cache\rightarrow 主存\rightarrow 辅存(外存)CPU→Cache→主存→辅存(外存)程序局部性时间局部性:反复访问同一个存储区域(循环)空间局部性:访问区块相邻(顺序结构)随机存储器...原创 2019-06-25 00:10:59 · 728 阅读 · 0 评论 -
[REV] CPU
部件PCAR:CPU访问主存地址IR:指令缓冲寄存器ID:译码不见OC:操作控制信号生成器TG:时序信号生成器[此处应该有图]RTL语言冯诺依曼体系最大特点(缺点?)是数据和命令在一个存储器中.通过提取时间判断是指令还是数据周期指令周期:取指令+执行完成所需的时间CPU/机器周期:从CPU中取一个存储字的最短时间时钟周期:基本的CLK信号周期单周期...原创 2019-06-27 00:37:15 · 543 阅读 · 0 评论 -
[REV]时序电路
Defination不仅和现在的输入有关也和过去的状态有关的电路.有反馈回路.触发器R-SS=1→1R=1→0S=0 R=0→KeepS=1 R=1→BannedS=1\rightarrow 1\\R=1\rightarrow 0\\S=0\ R=0\rightarrow Keep\\S=1\ R=1\rightarrow BannedS=1→1R=1→0S=0&n...原创 2019-06-22 20:24:04 · 482 阅读 · 0 评论 -
[REV] Command System
标准构型:操作码 操作字段操作数指令格式分析字长,操作数个数OP长度->指令空间操作数指向寄存器/主存->R/S指令或者程序控制型指令:JMP寻址方式立即寻址操作数是立即数,直接读入.隐含寻址操作数在规定的寄存器中.直接寻址相当于一级指针,操作数是主存中的数据的地址.数据在主存中.间接寻址相当于二级指针.操作数是指针的地址.需要经过两重寻址....原创 2019-06-26 00:04:54 · 183 阅读 · 0 评论 -
[REV] 运算和运算器
定点加减法[X+Y]补=[X]补+[Y]补[X+Y]_补=[X]_补+[Y]_补[X+Y]补=[X]补+[Y]补[X−Y]补=[X]补−[−Y]补[X-Y]_补=[X]_补-[-Y]_补[X−Y]补=[X]补−[−Y]补-Y补码的生成:从右至左扫描,0跳过,遇见1,从下一位开始取反.定点加减法的溢出检测原理:如果两正数相加结果是负数或两负数相加结果是正数,则发生溢出.无...原创 2019-06-22 14:39:33 · 382 阅读 · 0 评论 -
[REV] 组合逻辑电路分析和设计
组合逻辑电路的特点:无存储,无反馈分析:函数表达式-化简-真值表-功能分析设计:逻辑描述-简化表达式-表达式整理-电路图无关项在设计中的作用时延与险象:(非)临界竞争?判定:当且仅当存在真值指派方案使得F=Aˉ⋅AF=\bar{A}\cdot AF=Aˉ⋅A or F=Aˉ+AF=\bar{A}+ AF=Aˉ+A0/1型险象:按错误的输出分类消除:⋅(1) or ...原创 2019-06-18 11:16:02 · 236 阅读 · 0 评论 -
[REV] 逻辑代数
CHARPTER ⅠBIN&OCT原码,反码,补码反码加减法:[X1−X2]反=[X1]反−[X2]反 [X_1-X_2]_反=[X_1]_反-[X_2]_反 [X1−X2]反=[X1]反−[X2]反符号位溢出塞进最后一位补码加减法同符号位溢出直接去掉(对2取模)CHARPTR Ⅱ逻辑代数的基本定义(略)几个核心公理和定义(见逻辑代...原创 2019-06-16 20:47:13 · 334 阅读 · 0 评论 -
[REV]编码和可靠性编码
BCD格雷码定/浮点数CRC海明BCD码84212421余38421略.1010~1111无效.2421无重复但有多值.对9自补规则取消多值.0101-1010无效.余3平衡8421的无效区间使其对9自补.VALUE=8421+3.格雷码最高位不变,其余位Gi=Bi+1⊕BiG_i=B_{i+1}\oplus B_iGi=Bi+1⊕Bi就是卡诺图...原创 2019-06-20 12:50:37 · 1809 阅读 · 0 评论 -
[NOTE]计算机字长与寻址
对于地址表述,数字部分(包括位数)代表寻址单元数量比如256KB代表每个字节(8位BIN,2位HEX)为一个寻址单元,空间内一一共有256K(1024*256)个单元.对应的,1024有10位地址,256有8位.(注意,范围是0-255,没理由浪费一位)也就是一共18位地址线,或者地址寄存器使用18位.阶段节点参考:容量位数1K101M201G3...原创 2019-06-15 21:25:49 · 770 阅读 · 0 评论 -
[Addition]非确定状态下的状态化简
上一篇文章花了不少篇幅讲到状态的归并化简.但对于非完全确定状态表(即有无关项的)表格效果不佳.这次从另外一个地方(http://ranxb.cn/2018/01/06/数字电路第六章:同步时序逻辑电路——上(状态编码之前)/#同步时序逻辑电路的设计)找到了一篇文章补上.这篇文章的其他部分也可以作为上一篇未尽部分的参考.不确定的次态输出这种电路的状态表包含着不确定的次态或输出,所以,是一种不完...转载 2019-04-17 21:58:16 · 3310 阅读 · 0 评论 -
同步时序电路分析
同步时序电路的特征,和两种分析方法原创 2019-04-09 22:07:20 · 9608 阅读 · 0 评论 -
同步时序逻辑电路的设计
Cited via《数字电子技术》 > 第6章 时序逻辑电路转载 2019-04-16 11:06:33 · 12796 阅读 · 3 评论 -
电位触发,空翻,主从触发器
电位触发在约定钟控信号电平(CP=1或CP=0)期间内,输入激励信号的变化 都会引起触发器状态的改变;在约定钟控信号电平(CP=0或CP=1)期间外,无论输入激励信号如 何变化,触发器状态保持不变。也就是说当且仅当约定期间内才引起变化.但根据电平持续时间的不同,一个电平区间内可能会有多次.这就引出了空翻的问题.空翻:钟控RS的空翻现象左图是钟控RS的电路图.当RS=1时开始工作(接...原创 2019-04-08 21:41:30 · 5265 阅读 · 0 评论 -
几种时序触发器
触发器是时序电路的基本单位,在这里写一下备查备忘.原创 2019-04-06 18:40:08 · 2729 阅读 · 0 评论 -
编码和可靠性编码
编码和可靠性编码原创 2019-03-31 20:24:36 · 7676 阅读 · 1 评论 -
组合逻辑电路的设计:竞争和险象
逻辑电路的设计原则,竞争和险象的定义,产生原因和绕过方法.原创 2019-03-18 22:05:52 · 5038 阅读 · 1 评论 -
卡诺图在化简逻辑布尔代数上的运用
反演,对偶,卡诺图化简的理论依据和实际操作原创 2019-03-12 09:37:20 · 3750 阅读 · 0 评论 -
逻辑代数几个重要定理
写作业要用的一些逻辑代数定理,写在这备查备忘.原创 2019-03-10 10:48:16 · 3518 阅读 · 0 评论