FPGA实现OPB总线收发

于 2021-05-23 18:05:49 发布
阅读量482 收藏 2
点赞数 1
分类专栏： OPB总线 Microblaze 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/pppyq/article/details/117198277
版权

FPGA实现OPB总线收发

前言

OPB总线是Xilinx EDK的Microblaze软核使用总线接口，但网上相关资料比较少。笔者在做项目时偶然遇到在这里提供OPB总线读写的VHDL和Verilog代码

VHDL代码

接收

代码如下：

procedure host_read
      (
        signal clk          : in    std_logic;
        constant C_ADDR     : in    unsigned(31 downto 0);
        variable RDATA      : out   unsigned(31 downto 0);
        
        signal OPB_ABus     : out   std_logic_vector(31 downto 0);
        signal OPB_BE       : out   std_logic_vector(3 downto 0);
        signal OPB_DBus_out : in    std_logic_vector(31 downto 0);
        signal OPB_RNW      : out   std_logic; 
        signal OPB_select   : out   std_logic;
        signal OPB_XferAck  : in  std_logic
      ) 
    is
      variable data_r : std_logic_vector(31 downto 0);
    begin
      OPB_ABus    <= (others => '0');
      OPB_BE      <= (others => '0');
      OPB_DBus_in <= (others => '0');
      OPB_RNW     <= '0';
      OPB_select  <= '0';
      
      wait until rising_edge(clk);
      
      OPB_select  <= '1';
      OPB_ABus    <= std_logic_vector(C_ADDR);
      OPB_RNW     <= '1';
      OPB_BE      <= X"F";
      
      wait until rising_edge(clk);
      
      while OPB_XferAck /= '1' loop
        wait until rising_edge(clk);
      end loop;
      
      RDATA := unsigned(OPB_DBus_out);
      data_r := OPB_DBus_out;
      
      OPB_ABus    <= (others => '0');
      OPB_BE      <= (others => '0');
      OPB_DBus_in <= (others => '0');
      OPB_RNW     <= '0';
      OPB_select  <= '0';
      
      assert false
      report CR&"Host read access, address = " & HexImage(C_ADDR) & ",data read = " & HexImage(data_r) &CR
      severity note;

      
      wait until rising_edge(clk);
        
    end procedure host_read;

发送

代码如下：

    procedure host_write
      (
        signal clk         : in    std_logic;
        constant C_ADDR    : in    unsigned(31 downto 0);
        constant C_WDATA   : in    unsigned(31 downto 0);
        
        signal OPB_ABus    : out   std_logic_vector(31 downto 0);
        signal OPB_BE      : out   std_logic_vector(3 downto 0);
        signal OPB_DBus_in : out   std_logic_vector(31 downto 0);
        signal OPB_RNW     : out   std_logic; 
        signal OPB_select  : out   std_logic;
        signal OPB_XferAck : in  std_logic
      ) is
    begin
      OPB_ABus    <= (others => '0');
      OPB_BE      <= (others => '0');
      OPB_DBus_in <= (others => '0');
      OPB_RNW     <= '0';
      OPB_select  <= '0';
      
      wait until rising_edge(clk);
      
      OPB_select  <= '1';
      OPB_ABus    <= std_logic_vector(C_ADDR);
      OPB_RNW     <= '0';
      OPB_BE      <= X"F";
      OPB_DBus_in <= std_logic_vector(C_WDATA);
      
      wait until rising_edge(clk);
      
      while OPB_XferAck /= '1' loop
        wait until rising_edge(clk);
      end loop;
      
      OPB_ABus    <= (others => '0');
      OPB_BE      <= (others => '0');
      OPB_DBus_in <= (others => '0');
      OPB_RNW     <= '0';
      OPB_select  <= '0';
      
      assert false
      report CR&"Host write access, address = " & HexImage(C_ADDR) & ",data written = " & HexImage(C_WDATA) &CR
      severity note;
      
      wait until rising_edge(clk);
        
    end procedure host_write;

Verilog

接收

代码如下：

module host_read(
        input                clk              ,
        input [31:0]         C_ADDR           ,
        output[31:0]         RDATA            ,
        input en                              , 
        output reg finish,
        
                                              
        output reg[31:0]         OPB_ABus         ,
        output reg[3:0]          OPB_BE           ,
        output reg [31:0]           OPB_DBus_in,
        input  [31:0]         OPB_DBus_out     ,
        output reg              OPB_RNW          ,
        output reg              OPB_select       ,
        input                OPB_XferAck 
);
wire [31:0]   data_r;
reg [3:0]   flag;
always@(en) if(en==0) flag=4'd15;


always@(posedge en) 
begin
    flag=0;
    finish = 0;
end    

always@(posedge clk)
if(flag==0)
begin
      OPB_ABus    = 32'b0;
      OPB_BE      = 32'b0;
      OPB_DBus_in  = 32'b0;
      OPB_RNW     = 1'b0;
      OPB_select  = 1'b0;
      flag=flag+1;
end      

always@(posedge clk)
if(flag==1)
begin
      OPB_select  = 1'b1;
      OPB_ABus    = C_ADDR;
      OPB_RNW     = 1'b1;
      OPB_BE      = 4'hF;
      flag=flag+1;
end    

always@(posedge clk)
if(flag==4'd2)
begin
      while (OPB_XferAck != 1'b1) 
        flag=4'd2;
      flag=flag+1;  
end

assign RDATA = OPB_DBus_out;
assign data_r = OPB_DBus_out;

always@(posedge clk)
if(flag==4'd3)
begin
      OPB_ABus    = 32'b0;
      OPB_BE      = 32'b0;
      OPB_DBus_in  = 32'b0;
      OPB_RNW     = 1'b0;
      OPB_select  = 1'b0;
      flag=flag+1;
end

always@(posedge clk)
if(flag==4)
begin
    flag = 4'd15;
    finish = 1'b1;
end


endmodule

接收

代码如下：

module host_write(
        input clk                       ,
        input [31:0] C_ADDR   ,
        input [31:0] C_WDATA  ,
        input en,
        output reg finish,
        
        output reg [31:0]           OPB_ABus,      
        output reg [3:0]           OPB_BE,        
        output reg [31:0]           OPB_DBus_in,   
        output reg               OPB_RNW,       
        output reg                 OPB_select, 
        input                    OPB_XferAck
        
);
reg [3:0]   flag;
always@(negedge en)  flag=4'd15;



always@(posedge en) 
begin
    flag=0;
    finish = 0;
end    


always@(posedge clk)
if(flag==4'd0)
begin
      OPB_ABus  = 32'b0;
      OPB_BE    = 3'b0;
      OPB_DBus_in = 32'b0;
      OPB_RNW     = 1'b0;
      OPB_select  = 1'b0;
      flag = flag+1;
end
      
always@(posedge clk)
if(flag==4'd1)
begin
      OPB_select  = 1'b1;
      OPB_ABus    = C_ADDR;
      OPB_RNW     = 0;
      OPB_BE      = 4'hF;
      OPB_DBus_in = C_WDATA;
      flag=flag+1;
end

always@(posedge clk)
if(flag==4'd2)
begin
      while (OPB_XferAck != 1'b1) 
        flag=4'd2;
      flag=flag+1;  
end

always@(posedge clk)
if(flag==4'd3)
begin
      OPB_ABus  = 32'b0;
      OPB_BE    = 3'b0;
      OPB_DBus_in = 32'b0;
      OPB_RNW     = 1'b0;
      OPB_select  = 1'b0;
      flag = flag+1;
end
      
      
always@(posedge clk)
if(flag==4'd4)
begin
    flag = 4'd15;
    finish = 1;
end



endmodule

总结

同一硬件描述语言在不同芯片上可以会出现一些综合上的问题，希望可以为大家提供一些参考。

pppyq
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
OPB总线仲裁器的RTL设计与FPGA实现
01-19
摘要：本文详细介绍了OPB总线仲裁器的信号和仲裁机理。在QuartusII8.0平台上,分别用固定优先级算法和LRU算法,用硬件描述语言(verilog HDL)对OPB总线仲裁器进行了RTL硬件建模。并用FPGA进行实现,并比较了仿真结果和综合结果,两种算法都通过了RTL和网表之间的形式验证。 　　0 引言 　　随着 SOC 设计技术的发展，为了使IP 核集成更快速、更方便，缩短进入市场的时间， 迫切需要一种标准的互联方案。CoreConnect 正是在这一背景下为SOC 设计的总线架构。按 照数据访问速度它可分为三层总线，分别是处理器内部总线PLB(Processor Local Bu
嵌入式系统/ARM技术中的基于FPGA的OPB_AHB总线桥接器的设计
11-11
摘要：本文首先介绍了 AHB和OPB总线协议特点，并在此基础上详细阐述了 OPB_AHB总线桥接器的功能和设计思路，最后给出了 OPB_AHB的验证方法和仿真结果。并在 Xilinx的EDK环境下利用MicroBlaze软核构建了 SoC系统并通过 FPGA验证。 　　1.引言 　　SoC（System on a Chip）自20世纪90年代后期出现以来，广受学术界和工业界的关注， SoC通常将微处理器、 IP（Intelligence Property）核和存储器（或片外存储控制接口）集成在单一芯片上，具有小型、轻量、低功耗、多功能、高可靠和低成本化等特征，在计算机、通信、消费类电子、工
xilinx PowerPC 中断
公孙璃の专栏
03-18 1878
URL: http://hi.baidu.com/firstm25/item/b8343ef87a255810fe3582b6     PowerPC内核仅支持两个外部中断源，在处理多中断要求时需要引入“中断控制器（interrupt controller，INTC）”。这是EDK提供的中断处理机制，并提供了三种中断处理的驱动（drivers）：OPB_INTC（挂在PLB或OPB总线上的外
planahead 动态重构_基于FPGA的动态局部可重构实现方法
weixin_39621794的博客
12-20 375
其中，PRR Left和PRR Right是动态局部重构的IP模块;ICAP是挂在OPB总线下的IP模块，用来加载局部重构配置数据;System ACE是用来存放局部重构配置数据的ComPACt Flash与OPB总线的接口模块;UART负责与PC通信，显示输出。局部重构时，为了防止重构过程中局部重构操作破坏OPB总线的时序、保证重构前后PowerPC时序的连续性，先断开PRR Left/PRR ...
EDACN 论坛Xilinx 版帖子汇总
驿站
04-21 3163
1、问：xilinx 下载错误，请高手指点，谢谢 ERROR:iMPACT:583 - '1': The idcode read from the device does not match the idcode in the bsdl File. INFO:iMPACT:629-'1': Device IDCODE : 00000001000000000000000000000011 INFO:...
片上总线Wishbone 学习（一）片上总线综述
系统运维
11-02 771
片上总线Wishbone 学习（一）片上总线综述 1 引言 传统的IC设计方法已无法适应新的SoC设计要求，需要根本的变革，即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SoC设计全新流程。SoC设计以IP的设计复用和功能组装、整合来完成。SoC设计的重点为系统功能的分析与划分、软硬件功能的划分、IP 的选择与使用、多层次验证环境和外界设计咨询服务等。随着以IP核复...
coreconnect总线时序
xiangyuqxq的专栏
03-18 2498
最近的项目要在coreconnect上搭些外设，了解coreconnect的transfer的时序非常重要，coreconnect包括三大总线，我想就写三篇博文来简单总结一下coreconnect的transfer的时序。 第一篇是使用chipscope来观察coreconnect总线时序之plb时序 其实看coreconnect总线的transfer的时序有两种方法：
Xilinx-7系列FPGA架构学习 --- 深入理解LUT
白羊座
06-15 1万+
Achievement provides the only real pleasure in life.有所成就是人生唯一的真正的樂趣。LUT的一个重要功能是逻辑函数发生器。本质上，逻辑函数发生器存储的是真值表（Truth Table）的内容，而真值表则是通过布尔表达式获得。在vivado中，打开网表文件，选择相应的LUT，在property窗口中可以看到真值表。从逻辑电路角度看，LUT是构成组合...
VHDL——8位单向总线驱动器
m0_54355172的博客
04-19 801
1.逻辑元件图 微型计算机的总线驱动中常常用到单线缓冲器，它由多个三态门组成 2.VHDL语言 library ieee; use ieee.std_logic_1164.all; entity trl_buf8 is port(en : in std_logic; din : in std_logic_vector(7 downto 0); dout : out std_logic_vector(7 downto 0)); end trl_buf8; archite
APB协议详解
热门推荐
Ky
11-12 3万+
APB协议详解背景介绍APB2读操作写操作APB3APB4 背景介绍 这里我先放上APB协议的官方文档，需要自取，放心食用~ APB协议是ARM公司中AMBA协议的一种。最早的APB协议现在叫做APB2，后来又有APB3和APB4。APB协议是向下兼容的，随着时间的推移，根据实际需求，APB3在APB2的基础上添加一些功能，APB4在APB3的基础上再添加了一些功能。后面我会先从最基本的APB2讲起，逐步到APB4。 什么是APB协议？在APB3官方文档里有这么一句话： The APB is part of
基于FPGA的1553B总线信号收发和验证-论文
05-18
基于FPGA的1553B总线信号收发和验证
FPGA实现千兆网口UDP协议收发实例
09-07
该例程采用RGMII接口，实现的ARP请求接收，ARP应答响应，以及UDP协议收发，创建一个数据环回的案例，收到上位机数据将原样传到上位机。该例程与FPGA基础专栏中《E1--千兆以太网接口测试应用2022-09-07》对应，可与QT...
EDA/PLD中的OPB总线仲裁器的RTL设计与FPGA实现
11-09
摘要：本文详细介绍了OPB总线仲裁器的信号和仲裁机理。在QuartusII8.0平台上,分别用固定优先级算法和LRU算法,用硬件描述语言(verilog HDL)对OPB总线仲裁器进行了RTL硬件建模。并用FPGA进行实现,并比较了仿真结果和...
FPGA的1553B总线编码IP核设计-论文
05-18
FPGA的1553B总线编码IP核设计
基于FPGA的1553B总线接口设计与验证
07-31
为降低成本，提高设计灵活性，提出一种基于FPGA的1553B总线接口方案；采用自顶向下的设计方法，在分析1553B总线接口工作原理和响应流程的基础上，完成了接口方案各FPGA功能模块设计；对关键模块编写VHDL代码，并采用...
运动估计IP核在ML403中执行的结果不一样，经过一个星期的调试，问题初步得到解决。
XJTU_DRUM的专栏
10-26 1376
将自己编写的运动估计IP核通过PLB总线与 ML403的ppc405相连，但是结果不正确。从下图可以看出： 我们使用的序列是标准测试序列foreman.qcif的第1帧做当前帧，第0帧做参考帧，对于宏块左上角位置（16，16）的宏块，使用纯软件的结果是0x7d0267,即mv＝（5, -1），sad＝0x267；使用硬件IP得到的结果是0xa80285,即mv＝（0, 2），sad＝0
SoC片上总线综述
ChipArtist's Blogs
02-28 2737
http://techcenter.dicder.com/2006/0116/content_109.html1 引言 传统的IC设计方法已无法适应新的SoC设计要求，需要根本的变革，即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SoC设计全新流程。SoC设计以IP的设计复用和功能组装、整合来完成。SoC设计的重点为系统功能的分析与划分、软硬件功能的划分、IP的选择与使用、
APB总线协议
bugua_0808的博客
08-29 5309
AMBA总线之APB总线协议 简介 AMBA（Advanced Microcontroller Bus Architecture）总线是由ARM公司提出的一种开放性的片上总线标准，它独立于处理器和工艺技术，具有高速度低功耗等特点。 AMBA总线体系包括以下三种总线。 AHB：Advanced High-performance Bus，用于高性能、高时钟工作频率模块。 ASB：Advanced ...
基于FPGA的1553B总线接口设计
10-21
摘要：在深入研究1553B总线标准的基础上，介绍了一种基于FPGA的总线接口通信模块的芯片设计方法。给出了总...
FPGA实现tcp/ip收发
最新发布
07-09
FPGA（现场可编程门阵列）可以用于实现TCP/IP收发功能。要在FPGA上实现TCP/IP协议栈，可以采用软核或硬核的方式。 使用软核方式，可以选择开源的TCP/IP协议栈，如lwIP（lightweight IP）或uIP（micro IP）。这些协议栈通常是用C语言编写的，可以通过适当的编译和优化，将其部署在FPGA上运行。软核方式的优势是灵活性高，可以根据需求进行修改和定制。 使用硬核方式，可以使用专门设计的硬件模块来实现TCP/IP协议栈。这些硬件模块通常由IP核提供，可以直接集成到FPGA设计中。这种方式的优势是性能高，能够支持更高的数据吞吐量和更低的延迟。 在FPGA上实现TCP/IP收发功能时，需要考虑以下几个关键方面： 1. 硬件资源：TCP/IP协议栈需要消耗一定的逻辑资源和存储资源，需要根据具体的FPGA型号和资源限制进行评估和规划。 2. 接口设计：需要定义FPGA与外部网络接口之间的通信协议和数据格式，以及与应用层之间的接口。 3. 数据处理：FPGA需要能够解析和封装TCP/IP协议头部，处理数据包的分片和重组，实现TCP的连接管理和数据传输等功能。 4. 性能优化：可以通过合理的设计和优化来提高TCP/IP协议栈在FPGA上的性能，如并行处理、流水线设计、硬件加速等。 总之，使用FPGA实现TCP/IP收发功能需要综合考虑硬件资源、接口设计、协议实现和性能优化等方面的问题，以满足具体应用的需求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值