CPU乱序执行基础 —— Tomasulo算法及执行过程

最新推荐文章于 2023-12-20 11:01:46 发布
最新推荐文章于 2023-12-20 11:01:46 发布
阅读量2.5k 收藏 13
点赞数
分类专栏： 计算机 文章标签： 计算机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/pythonxxoo/article/details/123391515
版权
本文介绍了Tomasulo算法在乱序执行中的作用，通过Reorder Buffer（ROB）解决精确异常和硬件推测问题。讲解了包括Instruction queue、Reservation Station、Common Data Bus和Register File等组件的工作原理，以及指令发射、执行、写回和提交的过程。讨论了ROB如何消除WAR和WAW Hazard，并强调了RS和ROB项数对处理器乱序执行能力的影响。
摘要由CSDN通过智能技术生成

Python微信订餐小程序课程视频

https://edu.csdn.net/course/detail/36074

Python实战量化交易理财系统

https://edu.csdn.net/course/detail/35475
IBM 360/91浮点单元最先实现Tomasulo算法从而允许乱序执行。360体系只有4个双精度浮点寄存器，限制了编译器调度的有效性。而且，IBM 360/91的访存和浮点延迟都很长，如果顺序执行指令，虽然只有RAW hazard，但是后面无关的指令只能被stall。如果乱序执行，还会额外引入WAR和WAW hazard。Tomasulo算法通过Register renaming解决了这些问题。

Tomasulo算法1966年提出，设计目标是让编译器在360系列计算机中通用，不用为每台计算机专门做一个编译器。

因为乱序执行，基础的Tomasulo算法不能保证Precise Exception和Speculation，带有Reorder buffer的Tomasulo算法可以解决这个问题。

作用

  • 指令顺序发射(issue/dispatch)，乱序执行(execute)，顺序提交(commit)。
  • Register renaming : 通过reservation station和ROB实现。
  • distributed RS : 如果多个指令同时等待一个寄存器的数据，那么可以在一个时钟周期内通过CDB传输到多个RS.
  • 实现Bypassing/forwarding
  • 通过CDB，数据直接从执行单元EU传输到等待该操作数的RS。
  • 通过Reorder buffer（ROB），可以实现Precise exception和HW Speculation，同时由于ROB保证指令顺序提交，顺便也消除了WAR & WAW hazard.

不带ROB

图来自computer architecture —— a quantitative approach 6th edition(英

最低0.47元/天 解锁文章
pythonxxoo
关注
专栏目录
Tomasulo算法
qq100440110的专栏
05-11 1万+
Tomasulo算法：为IBM 360/91设计的，它采用的是寄存器重命名的方法来消除寄存器数据流之间的假相关，即用虚拟寄存器集代替真实的FPR，虚拟寄存器集在tomasulo算法中由每一功能单元所带的保留站(reservation station)、取数缓冲区(load buffers)和存数缓冲区(store buffers)组成。   Tomasulo算法的三段 1.Issue―从
RiscyOO：引领未来的RISC-V乱序处理器
最新发布
gitblog_01006的博客
08-29 301
RiscyOO：引领未来的RISC-V乱序处理器 riscy-OOORiscyOO: RISC-V Out-of-Order Processor项目地址:https://gitcode.com/gh_mirrors/ri/riscy-OOO 项目介绍 RiscyOO 是一个基于 RISC-V 64位指令集的开源项目，采用 Bluespec System Verilog (BSV) 编写。该项目实...
CPU的乱序执行
qq_56754651的博客
05-04 1479
CPU在进行读等待的同时执行指令，是CPU乱序的根源。不是乱，而是提高效率。
计算机体系结构--Tomasulo算法
QingerBig的博客
12-25 5559
起源 由IBM开发，并于1966年在IBMS360/91大型机中首次实现，大约是在CDC6600中记分板首次亮相之后的3年。 动态调度硬件中的流水线，减少停顿。 结构 Tomasulo与记分牌 提起Tomasulo算法一个经常与他进行对比的算法就是记分牌算法，有关记分牌的有关概念可以去看一下这篇博文文章传送门 它们的主要区别如下： Tomasulo： 控制与buffer分布在功能单元中。功能单元缓冲器被称为保留站，其具有未决指令和操作数以及其它指令状态信息。 保留站有时被称为物理寄存器或重命名寄存器
计算机系统结构Tomasulo算法
liangcha_xyy的博客
12-20 1470
（2）假设各种操作的延迟为： load：1个时钟周期 加法：2个时钟周期 乘法：10个时钟周期 除法：40个时钟周期 给出MUL.D指令准备写结果时各状态表的内容。LD指令,流出，占用第一个Load缓冲器，34+R2地址存放在A字段，目标寄存器是F6，还需要把寄存器状态表F6更改load1，建立起双向链接。保留站中，对于Vj和Qj，应该写入Qj（只有立即数才写入Vj），R（F4）已经就绪，取出来是立即数，应该放入Vj。此时F2寄存器状态表为Load2，表示没有就绪，F4寄存器状态表为空，表示数已经就绪。
Tomasulo算法实验报告
11-17
实验报告中提到的实验目的，主要是加深对指令集并行性的理解，深入了解Tomasulo算法的原理，并通过模拟器模拟具体指令执行过程，以掌握Tomasulo算法在指令的流出、执行和结果写入阶段对浮点操作指令以及load和store...
华东理工大学计算机体系结构实验二Tomasulo算法
11-24
这个过程展示了Tomasulo算法如何管理和调度操作数，以避免不必要的等待。 4. **实验平台与流程** 实验平台是一个基于Tomasulo算法的模拟器，提供逐步执行和信息对比的功能。学生需要按照代码顺序，逐步观察每个...
Tomasulo算法实验报告.docx
03-10
【Tomasulo算法】是一种先进的处理器资源调度算法，旨在提高多指令执行的并行性，尤其是在浮点计算中。该算法通过使用保留站和重排序缓冲区等数据结构，允许指令在等待其依赖项完成的同时，提前进行计算，从而最大化...
解释下列术语。 指令级并行 循环展开 指令调度 数据相关 名相关 反相关 输出相关 控制相关 动态调度 乱序流出 乱序执行 记分牌 Tomasulo算法 保留站 公共数据总线 分支预测缓冲 分支目标缓冲 前瞻执行 再定序缓冲 超标量 超流水 超长指令字
05-31
13. Tomasulo算法：一种用于实现动态调度的算法，通过使用保留站和公共数据总线，实现指令的动态调度和执行。 14. 保留站：一种用于实现动态调度的硬件机制，用于暂存指令的操作数和状态，以实现指令的动态调度和...
DLXview 记分牌算法 Tomasulo算法
05-03
【使用方法】直接运行dlxwin.exe 【相关文档】https://cis.gvsu.edu/~kurmasz/Teaching/OldCourses/CS451/CS451_W05/WebPage/Labs/Lab5/dlxview/help.html DLXview是一个图形化、交互式的DLX流水线模拟器。该模拟器能够实现对基本流水线、记分牌算法和Tomasulo算法的模拟。通过对内存访问延迟、功能部件的数目、功能部件的延迟的配置，实现不同流水线的模拟。 该模拟器使用的是DLX指令集描述的计算机系统结构，执行DLX汇编语言程序。指令在流水线中执行的过程能以图形的方式表示出来，还能得到流水线操作周期的统计信息。模拟基本流水线，我们能观察到流水线时空图、各流水段状态以及流水线的数据通路；模拟记分牌算法，可观察功能部件状态表，指令状态表，DLX处理器基本结构图；模拟Tomasulo算法可观察指令状态表，保留站信息，DLX浮点部件结构图。DLXview对于加深对流水线的理解以及处理器性能的评价很有帮助。 DLXview可以装载三种扩展名的文件：*.s文件是汇编码文件；*.d文件是数据文件（不是必须的，数据和代码可以一并形成一个*.s文件）；*.i文件是初始化寄存器文件，用来设置整型、浮点型寄存器数目。
Tomasulo算法模拟器
03-14
java开发的Tomasulo算法模拟器，可以模拟六条指令并行执行，有助于理解指令级并行。
Tomasulo算法详细过程演示
06-16
Tomasulo算法详细过程演示 Each reservation station holds an instruction that has been issued and is awaiting execution at a functional unit and either the operand values for that instruction, if they have already been computed, or else the names of the reservation stations that will provide the operand values
计算机系统结构：指令的动态调度-Tomasulo算法
weixin_40064300的博客
05-04 5721
基本思想 核心思想 记录和检测指令相关，操作数一旦就绪就立即执行，把发生RAW冲突的可能性减少到最小； 通过寄存器换名来消除WAR冲突和WAW冲突。 IBM 360/91首先采用了Tomasulo算法 IBM之所以回会采用Tomasulo算法，是基于以下几个方面的考虑 （1）IBM360/91的设计目标是基于整个360系列的统一的指令系统和编译器来实现高性能，而不是设计和利用专用的编译器来提高性能。这样，就需要更多地依赖于硬件； （2）IBM 360 体系结构只有4个双精度浮点寄存器，限制了编译
Day74.Tomasulo算法 -计算机体系结构
阿昌爱Java
10-17 359
????Tomasulo算法 学习资源来源： 国防科大 计算机体系结构
体系结构笔记------动态调度中的Tomasulo算法
热门推荐
博客
05-13 1万+
体系结构笔记------动态调度中的Tomasulo算法
体系结构学习笔记---白话理解Tomasulo算法
qq_41645482的博客
10-28 8903
乱序执行 1.1 影响流水线性能的因素 单位时间执行的指令数目是衡量CPU的一项重要指标，为了让各个部件尽量处于工作状态，于是提出了指令流水，但是随之而来的问题就是因为程序之间的相关性，从而引起的流水线堵塞，影响了流水线性能。 为了进一步提高流水线性能，就提出了乱序执行，也就是部分程序不需按照原先的顺序执行。可以试想，若有一指令执行时间非常长，而后边执行时间短的指令和本条指令之间无数据流动，那为何不让后边的提前执行以便更进一步的执行随后的工作呢。这只是一个例子，这种根据组件......
体系结构13_Tomasulo算法
weixin_42596333的博客
02-25 2055
产生背景 1.IBM 360/91比CDC6600晚三年推出 -商业计算机使用Cache技术之前 2.整个360系列仅一个指令系统和编译器（公司在上面花了巨大的财力，所以不希望指令系统一直改） -要求具有很高的浮点性能，但不是通过高端机器的专用的编译器实现 -只有四个双精度浮点寄存器，编译器调度的有效性受到很大限制 -访存时间和浮点计算时间都很长 -可支持循环的多...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值