指令间的相关性

相关性是影响乱序调度的罪魁祸首，如果指令2的执行需要依赖指令1的结果，我们就说这两条指令是相关的，指令2必须在指令1后面执行，无法乱序。

1. 寄存器相关

（1）先读后读

ADD BX， AX； 将AX和BX相加，存放到BX中
ADD CX， AX； 将AX和CX相加，存放到CX中

这两条指令实际上没有相关性，调转一下执行顺序，对结果没有影响。

（2）先写后的

ADD BX， AX； 将AX和BX相加，存放到BX中
ADD CX， BX； 将BX和CX相加，存放到CX中

这两条指令都用到BX，指令1输出BX给指令2用，它们之间有数据流动，存在依赖性，因此称为数据相关。

（3）先读后写

ADD BX， AX； 将AX和BX相加，存放到BX中
MOV AX， CX； 将CX的值赋给AX

两条语句没有数据流向，在逻辑上没有相关性，引起他们相关的原因：x86处理器对程序员可见的通用寄存器太少了，指令需要共用寄存器。

（4）先写后写

MOV AX， BX； 将BX的值赋给AX
MOV AX， CX； 将CX的值赋给AX

这两条指令都向AX中写，和WAR一样，WAW的两条指令间没有数据流动，他们的相关是因为有相同的输出寄存器，称为输出相关。

说明：

AWR和WAW没有逻辑上的相关性，只是由于共用了同一个寄存器而存在相关性，他们被称为伪相关或名字相关。

 2. 控制相关

程序中有很多条件跳转，如下面这个例子：

MOV
CMP
JNZ label
ADD
。。。。
label：XOR

JNZ是个条件跳转语句，XOR指令的执行要依赖于JNZ的结果，这种相关性是由指令控制流决定的，因此被称为控制相关。