翻译 A 125 μm × 245 μm Mainly Digital UHF EPC Gen2 Compatible RFID Tag in 55 nm CMOS Process

采用55纳米CMOS工艺的大小为125微米×245微米主体数字化超高频EPC二代兼容性RFID标签

原文链接：https://ieeexplore.ieee.org/document/9448156

摘要

​ 这是一种于2021 IEEE RFID最佳论文奖A 125 μm × 245 μm Mainly Digital UHF EPC Gen2 Compatible RFID Tag in 55 nm CMOS Process中提出的一种全新的RFID标签，这是一种面积小且主体数字化IP的超高频G2兼容性RFID标签，该标签通过使用易于携带的数据IP块来进行实现。这也是面积为125微米×245微米、敏感度为－2dBm①、在860到960MHz频段的数字化G2兼容性RFID标签芯片。它可以做到以下几点：

a) 大量标准单元的数据化是通过双相全射频逻辑方法（dual－phase RF－only logic approach）实现的（下文会有所解释）

b) 接近阈值的电压操作

c) 移除了在面积上的密集、复杂以及缺乏可扩展性的整流器、存储电容器以及用于传统的RFID标签的电源管理单元

在该论文中只有6个提到的单元不是直接选用代工厂提供的标准单元库中的单元的，也就是说这对开销比较在意的应用以及打算将其用做标记假冒集成电路的嵌入式RFID标签的应用场景也同样适用。

①dB ： 10lgX = －2 也就是说X=e^(- 1/5)=0.8187

I.介绍

​ 射频识别（RFID）标签是可以用来资产追踪、管理供应链、对访问进行控制并且可以携带EPC UHF Gens2 RFID①协议。RFID还可以用来实现DARPA 盾计划（DARPA SHIELD progarm），这个计划旨在于开发一个可以附在一个组件或者微处理器、系统级芯片（SoC）和专用应用集成电路（ASIC）等目标芯片来作为供应链管理特征验证、提供射频屏蔽（obscuration countermeasure）的近场耦合（NFC）RFID芯片。这样的RFID标签是与目标芯片相分离的，它有着各种需要自主设计的模拟组件（如 电荷泵、电容、和反向散射电路），并且难以移植到其他的工艺设计中。如果这种RFID功能可以通过大量使用数字化IP块来实现的话，那它就有快速有效轻松地移植到不同的芯片技术中的可能性且可以嵌入目标组件中。

​ 传统的无源RFID标签通过使用多级整流器（multi－stage rectifier）将接受到的射频信号整流成为直流电压来获取电能进行工作。可以发现，这些RFID芯片布局通常表明整流器、附加的电荷泵和其他的电源管理单元占用了25%或更多的芯片面积。基于整流器的电源解决方案占用了相当大的芯片面积，而其本质上是模拟的。这些RFID标签通常在开销和芯片面积上有所限制，而芯片面积又受到电荷泵和其他电源管理单元所影响。除了这些传统的RFID标签之外，一些商业公司会为RFID应用使用一些特殊的工艺设计套件。这里就提出了一种可替代的专门用于给IC提供防伪功能的嵌入式RFID解决方案。它通过短距离、主要使用数据ip块的UHF gen2 RFID 来实现，它通过分布式整流方案来提供电源，而分布式整流方案则通过将整流晶体管作为被称作全射频逻辑的标准单元设计的一部分来实现。这将使得它易于携带且可以重新配置，也让其允许单独和芯片组合。这门技术选择二代的RFID协议来作为的展示 ，该方法可以被拓展于其他的射频供电方法。这是第一个大量数据化且紧凑的设计面积为125微米×245微米、-2dBm敏感度且在860～960MHz超高频段、设计于55nmCMOS工艺的EPC Gen2 兼容性RFID 标签。该设计做到了低芯片面积以及不错的便携性，并且保有较好的敏感性。它可以做到以下几点：

a) 大量标准单元的数据化是通过双相全射频逻辑方法（dual－phase RF－only logic approach）实现的（下文会有所解释）

b) 接近阈值的电压操作

c) 移除了在面积上的密集、复杂以及缺乏可扩展性的整流器、存储电容器以及用于传统的RFID标签的电源管理单元

在该论文中只有6个提到的单元不是直接选用代工厂提供的标准单元库中的单元的。

​

①EPC UHF Gens2 RFID：EPC UHF Gens2 RFID 是2004 年 EPCglobal公司联合60多家顶级公司推出的一个免收专利费的空中接口②，目前已经有很多基于该协议的应用，16年于斯咯文尼亚东北地区的 Velenje 市建成了全球首座EPC UHF Gen2 RFID 自助式图书馆。EPC UHF Gens2 RFID 是最常见的RFID协议之一。

②空中接口 ： 空中接口是一个形象化的术语，是相对于有线通信中的“线路接口”概念而言的。有线通信中“线路接口”定义了物理尺寸和一系列的电信号或者光信号规范；无线通信技术当中，“空中接口”定义了终端设备与网络设备之间的电波链接的技术规范，使无线通信像有线通信一样可靠。

II.技术方法

​ 全射频逻辑（RF－only logic）是一个双轨交流供电逻辑概念。如图2所示的逆变器（inverter）中，其有一个逻辑评估部分（核心逻辑 或 数字单元）以及一组电源晶体管（PST）MRFP1-2 和 MRFN1-2。在评估阶段，电源晶体管启动，核心逻辑基于数字逻辑来进行评估。在评估阶段外的阶段，电源晶体管关闭，模拟电压存储在寄生电容CS。这种双相（dual－phase）的方法可以在2个射频周期的半个周期中工作。因此，这是一种用于数据逻辑块的分布式整流方案。该技术已被制造并证明适用于13.56m赫兹到2.4G赫兹的一系列射频频率范围以及从亚阈值到1VPP的射频电压范围。

图2（a）双相全射频的工作概念 （b）射频供电波形

​ 由于每一个门都有自己的数个电源晶体管单元，因此需要考虑布局问题，所以全射频逻辑的前提工作采用了定制的标准单元。在这个展示中，由于电源晶体管单元需要在芯片之间相互共享，所以我们使用了代工厂标准的单元库。只有双相电源晶体管（dual-phase PST）、一个数据保留触发器（Data retention Filp-Flop）、一个反向散射单元，一个功率指示器（power level detector）以及一个环形振荡器（ring-oscillator）是定制设计的单元。所有这些单元本质上主要都是数字化的，所以没有对模拟布局没有高度调谐的要求。这也允许了更容易移植到扩展的技术节点，并且也更容易的去集成在需要资产跟踪的设计芯片上。同时，选择双相供电全射频方法（dual－phase power RF－only approach）相比于单相（single－phase）的方法在功率转换效率上提升了两倍。

III.基于标准单元的嵌入式RFID

​ 使用双相全射频逻辑的二代的RFID标签是被设计于在550mVPP输入射频供电工作的，由United Semiconductor Japan Co.Ltd （USJC）提供八金属层55nm低功耗CMOS技术。如方框图3所示，它包括了一个简化的电源、定时管理单元、一个射频前端和数字基带。电源管理单元包括一个交流限幅器（AC limiter）和一个体偏差生成电路（body bias generation circuit ）。在大的射频功率水平下，交流限幅器将输入电压的摆动控制在300 mV，

其输出用于给芯片的其他地方供电；体偏差生成电路是通过峰值检测器（peak detector）以及使用分压技术（voltage division technique）来实现的。前端则是使用了交叉耦合锁存器作为比较器来生成数据电平、电源接通复位（POR）信号（power－on－reset signal）以及用来控制系统时钟和数据信号。无功反向散射电路（reactive backscatter circuit）是通过大型开关晶体管控制两个MIM电容来调制负载电抗。

图3基于全射频逻辑的2代标签的方框图

A.外围电路

​ 我们将在这一部分进一步详细的描述像交流限幅器、功率指示器和反向散射器这样一些外围电路块。自适应交流电压限幅器旨在将接收到的射频信号限制在定义的幅度上，用于实现可靠的电路操作。当读卡器和标签靠近时，这个机制可以保护电路收电压浪涌的损坏。交流电压限幅器同时也限制了RFID标签射频功率的最小值。

​ 适应性交流限幅器的原理图如图4所示。这种限幅器有三个用于将输出电压逐步收拢的并联电路。与二极管连接的金属氧化半导体场效应变换器（MOSFET）定义了输出电压值。电阻器是使用多晶电阻器（poly resistor）实现的。在第二和第三个支路的设备的尺寸逐渐增大，这使得电流随着交流电压的增加而自适应的增大。当输入电压超过了MOSFET的开启电压（turn－on voltage），额外的电流会被其他两个支路吸收以维持恒定的输出电。当输入电压低于阈值开启电压，也可以让支路的电流保持一个较低的值。

​ 前端如图5所示。其通过全射频逻辑成功实现了它，其中时钟交叉耦合逆变器被用作为比较器。它用于生成数据电平、电源接通复位（POR）信号和用于控制系统时钟。电压Venv跟踪射频包络线，电压Vref是包络线的缩小平均值，它们被相互比较且其电压差通过锁存器用于决定逻辑的级别（logic level）。与二极管连接的设备M2－3保证了Venv和Vref被限制于其比较器的输入范围内。环形振荡器生成一个用作内部时间的4MHz时钟。控制器时钟使用了顺序时钟进行“RESET”（复位）信号和全局时钟“SYS CLK”（系统时钟）信号的同步。‘Data－high’（数据高度）指出了新数据位的开始并与全局时钟信号同步。除此之外，一个无功反向散射电路通过用大型的开关晶体管来控制两个MIN电容器的方式调制负载电抗。

图4 自适应交流限幅器电路图的原理图

图5 供电等级检测器使用一个时钟比较器以及一个数字化控制器以完成包络线检测

B.布局和布线流程

​ RFID逻辑的全自动数字化设计流程如图6所示，这个实现将PST插入合并到数字设计流程中。数字化设计流程集中于PST共享和数据基带的实现。为了减少引进PST单元的开销，一组核心逻辑门可以共享一个PST单元，如同粗粒度电源门控①技术一样。如果没有两个逻辑门可以同时充放电，一组逻辑门就可以共享同一个PST单元且不会使性能下降。这些门被称为互斥门（mutually exclusive gate）。PST共享算法是通过python来实现的，且PST单元被插入在生成门级网表之后。

①电源门控是在集成电路设计中使用的一门技术，通过将电流切断到电路中不常使用的块来减少消耗。除了减少待机或电路泄露外，电源门控还有使能Iddq测试的优点

C.标准单元

​ 解调器块和二代数据化核心是通过一个全自动的布局和布线流程来实现的。由于逻辑操作在近阈值电压区域，因此RFID的敏感度的得到了提升。这也保证了不错的设备性能，同时维持了逻辑门的鲁棒性以及通过使用亚阈值操作获得了很多能量节省。来自标准单元库的逻辑门是由代工厂提供的。由于门在近阈值电压区域工作，所以只有最大驱动强度为2的逻辑门被选用。分析了门的静态噪声裕度（static noise margin）在近阈值电压条件下的工作鲁棒性。两个附加的自定义逻辑门被作为标准单元库的一部分添加。（（a）PST（b）数据保留触发器）。原理图以及相应的PST单元布局如图7所示。用于将VRF+/RF- 布线的Metal－2和用于将供电节点VDD/VSS布线的Metal－1的高度是一致的。

图6 二代RFID使用全射频逻辑电路的全自动数据化设计流程

图7 a)双相PST单元的原理图 b)PST单元的布局

​ 图8展示了全部的逻辑门都可以共享中间供电线（intermediate power rail）VDD/VSS。因此由代工厂提供的标准单元的布局可以被直接使用。同时，在中间供电线中的电荷共享有利于将电路速度提高多达30%，当逻辑门中的输出转换（output transitions）相互相反时最为有利——举个例子，如果A组（Group A）中存在服负转换（negative transition）和B组（Group B）中存在正转换（positive transition），则用A组过量的电荷来协助B组的正转换操作，这样提高了电路的整体性能。为了分析供电线在电路整体的电源消耗以及传播延时的影响，我们对一个11级的环形振荡器和一个8位加法器进行分析。

​ 询问器/RFID读卡器使用ASK调制方案来向标签发送数据。由于全射频逻辑的性能是跟随射频幅度而变化的，且其没有一个像电容器一般的存储机制（storage mechanism），因此全射频逻辑要求射频供电的幅度保持较高的幅度，这通过一个在低射频的情况下暂停电路工作的供电方案来实现解决。在ASK处于低频时期，逻辑电路停止工作同时状态信息被保存于触发器（filp－flop），这些数据保留触发器（DFF）是定制设计的，它们可以在没有电源的情况下保持至少12.5微秒，这是二代协议中定义的ASK低频期最大的长度。

图8 在逻辑门之间共享中间供电线的图解

​ 主从DFF的原理图如图9所示，泄露电流造成的影响的增加影响了DFF在近阈值电压区域（near threshold voltage region）的设计。这些泄露会导致DFF状态丢失。主锁存器由时钟控制回馈逆变器组成，这些逆变器可以维护M_in/N_in节点的状态。从锁存器使用堆叠转换门（stacked transmission gate）以减少在低射频期间的泄露并保持M/N节点的状态。交叉耦合感应放大器（cross－coupled sense amplifier）是用做输出端（output stage），其检测存储电荷之间的微小电压差并在电源恢复阶段（power recovery phase）解析为CMOS逻辑电平（logic level）。携带标注数据核心（annotated digital core）和前端的二代RFID标签在自动合成和布线流程之后生成的最终的芯片布局如图10所示。

图9 主从式数据保留触发器的原理图

图10 通过55nmCMOS技术实现的RFID芯片的活动区域的布局

IV.测量结果

​ 该芯片是被设计于在550mVPP输入射频供电工作的，由United Semiconductor Japan Co.Ltd 提供八金属层55nm低功耗CMOS技术。该芯片占用0.030625mm2的活动面积（active area），如图11（a）所示。通过对查询和确认信号的成功应答(图13)证明了它成功支持2代 RFID协议，且最大数据速率为1 MHz。

​ 图12所示的测量设置（measurement setup）方框图显示：HPS9009激励系统（stimulus system）根据二代协议生成输入数据，直流电源作为时钟提供调谐电压（tuning voltage），Agilent E4438C被包络信号调制并生成ASK调制的射频载波，以及使用有源高阻抗探针GGB 34A来探测内部信号。我们通过监测芯片内部的后向散射信号，对芯片的工作进行时域验证，为了进一步验证反向散射的测量，我们在巴伦输入端（balun input）插入一个循环器（circulator）。循环器利用频谱分析仪（Spectrum Analyzer）对后向散射信号进行时域观测，通过监测循环器端口3的900MHz连续波（continuous wave(CW)）的后向散射调制，将反向散射从射频输入分离。

图11 （a）制造的55nm 芯片 （b）从（a）中分离出来的等效的RFID芯片

图12 测量设置的方框图

图13 标签的反向散射响应表明二代RFID标签在示波器上成功运行

​ 片外L－match①网络转化输入阻抗为50Ω，其可以容易地被天线设计所吸收采用。图14中匹配标签的测量S11证明其在860~960MHz范围内实现了良好的匹配。考虑了巴伦（balun）和互连（interconnect）损耗后，芯片的输入灵敏度为−2 dBm，对应的射频幅值为500 mVPP。图15中测量到的后向散射频谱（spectrum）显示了900MHz时的主瓣（main lobe），描绘了部分读卡器连续波信号（reader continuous wave signal）以及由于后向散射负载调制而产生的两个边带（side bands）。

图15 测量到的标签集成电路的反向散射频谱响应（backscatter spectrum response）

①L－match ：L－match是一个高效的轻量级子序列匹配方法。

V.结论和对未来工作的讨论

​ 与其他已经发布的无源RFID芯片相比较，该芯片是已发布的芯片中最小的二代兼容性
RFID标签，也是唯一的一个工艺简便的数字化RFID标签。传统的RFID标签的整流器和电荷泵面积占整个芯片的25%以上的面积，然而，PST花费的面积开销只有7%。该解决方案易于携带和重新配置，从而也适用于对成本敏感的应用和将标签用来标记假冒集成电路的嵌入式RFID的场景。该方法将来可能会在亚阈值（sub－threshold）工作区域中实施，从而实现更高的灵敏度。除此之外，全射频方法还可以用于其他的射频供电应用。

表1

与无源的RFID标签比较

​ 当前实现的灵敏度还受到前端电路中一些无意的泄露和标准单元最小定义电压两个因素的限制。为了进一步提高灵敏度，标准电池可以让其在更低的射频电源电压下进行表征（characterize），并且可以通过修改其中一个前端电路来解决泄漏问题。