PCIE EP如何发送MSI中断

最新推荐文章于 2024-04-22 14:00:58 发布
最新推荐文章于 2024-04-22 14:00:58 发布
阅读量1.2k 收藏 5
点赞数
分类专栏： PCIE 文章标签： .net microsoft
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qingfengjuechen/article/details/121763651
版权

Note1: PCIE EP的MSI CAP结构体中msg_data有16位；先读取cap中的msg_data。如果msi中断编号占用N个bit位，cadence的代码会先清除这些bit位，然后在这些比特位上重新填充msi中断号码；synopsys的代码直接读取msg_data后直接或上msi的中断号码；synopsys的操作是不严谨的，可能会有问题。
Note2: PCIE的RC会不会修改PCIE EP侧MSI CAP结构体中的msg_data？msg_data的初始值谁来写入，PCIE RC侧的Software通过发送CfgTLP来写入，还是PCIE EP侧的CPU通过local bus写入？

1. cadence的pcie ep发送msi中断的代码

2. synopsys的pcie ep发送msi中断的代码 

 3. mobiveil的pcie ep发送msi中断的代码 

book_rain
关注
专栏目录
RK3399平台开发系列讲解（PCI/PCI-E）5.51、PCIE EP模式软件架构
内核笔记
09-07 1909
📢本篇章将介绍PCIE总线EP的Framework。
linux pcie ep configfs driver
ARM-Linux
09-01 287
mkdir functions/pci_epf_axnet/func1 //执行probe。没有执行pci_epf_release函数，反而调用了pci_epf_drop。执行这个指令时，会直接返回，不会进行实际的disable ltssm动作。用多少msi中断就写相应的数量到msi_interrupts。如何在configfs触发？2）vendorid等信息。
PCIE TLP 写&中断
Bill_Xiang的专栏
12-01 763
最近接触了一点 PCIE 硬件相关配合调试工作，看了一些资料，对 TLP 存储器写操作，及通知上层数据写好了的机制有点不明白，跟同事讨论了一下之后有点思路，记录一下，如有不对还望指正。 TLP 概念中，存储器写使用 Posted 方式进行传送，而其他总线事务使用 Non-Posted 方式。对于 Non-Posted 方式，接收端会向发送端发送完成(Completion)报文，而对于 Posted 方式则没有，发送端不会等待接收是否完成。 这样的话，Dev...
【PCI】PCIe EP标准配置空间（十）
最新发布
zz2633105的博客
04-22 1812
本文参考PCIe协议 5.0：https://download.csdn.net/download/zz2633105/89204842。
C6678 MSI中断配置
qq_22179919的博客
11-08 1412
在PCIe中断中，一共存在4种中断分别为：MSI中断、legacy中断、错误中断和电源管理及重启事件中断。比较常用的是MSI中断和legacy中断。当C6678当做EP端时，只能产生MSI和legacy中断中的一种。当C6678作为RC端时，MSI和legacy中断都能处理。 如图 1所示，C6678支持32个MSI中断，每四个中断组成一个中断事件号。需要注意的是核0只能支持4号中断事件号。以此类...
PCIE中断
weixin_39662684的博客
07-16 1030
1.INTx 后续介绍 2.MSI MSI(MESSAGE SIGNALED INTERRUPT)基于消息的，不是基于管脚的
PCIe中断
relax33的博客
12-05 3507
PCIe 中断
PCIE那些事之linux下EP驱动实现方式一
xwb1040885790的博客
05-09 2730
简介 在平时做项目的时候会需要调试RC->EP的驱动，这一类的驱动有以下几个方式 1.采用第三方固件如PCIE WIFI 模块，这一类的驱动往往不需要自己写，直接采用内核自由的开源模块或者厂商提供三方模块源码即可 2.需要自己实现EP端的设备驱动，本文主要介绍此类驱动的实现原理 EP端的设备驱动，主要用于内存的快速访问， 经常见到的场景如下，两端实际是通过两片SOC进行PCIE直连，一端做RC一端做EP，需要驱动实现可以针对于对方的DDR内存访问 原理简介 1.首先需要注册pci_driver结构
【80】PCIe EP driver初始化
linjiasen的博客
09-22 3306
任何一个PCIe EP的功能都分成两部分，其中一部分是PCIe功能，另外一部门是自己的域内的功能（比如网卡、FC、SAS、Nvme、GPU），其中PCIe域内的功能的初始化都是套路。主要涉及下面几个方面： 1、准备一个数据static struct pci_driver xxx_driver，该数据结构主要包括： （1）const struct pci_device_id（存放EP的device和vendorid） （2）int (*probe)(struct pci_dev *de...
高通平台开发系列讲解（PCIE篇）EP 软件架构组成
内核笔记
01-16 3459
📢本篇章主要图解高通平台PCIe EP软件架构。
关于PCIe枚举心得体会
qq_24722893的博客
12-03 1878
关于PCIe有个几个问题， 1，为什么ep侧单独复位rc侧就不能访问了。 猜想: ep复位，导致原来rc枚举时为ep分配config space信息丢失，如bar的基址映射在主机的地址。 2，为什么rc侧对ep枚举只进行一次？ ...
RK3399平台开发系列讲解（PCI/PCI-E）5.55、PCIE RC枚举EP过程
内核笔记
09-29 2763
📢本篇章将介绍RK3399平台PCIE总线枚举设备的过程。
PCIE基础知识一
qq_39995383的博客
07-09 4718
（1）PCI的工作频率分为33MHz和66MHz，最大吞吐率266MB/s；（2）PCIE 1.0 x1 的吞吐率就达到250MB/s。
PCIE结构拓扑（RC、EP、SWITCH）介绍
weixin_42031299的博客
05-14 1万+
(1)个人理解：红色方框部分一般是在芯片内部集成，对外可提供多个PCIE接口；(2)芯片提供的PCIE接口，可以接EP设备、PCI桥、Switch设备；
PCIE总线理解笔记
热门推荐
qq_42254853的博客
10-24 2万+
基本介绍 PCI的EP和RC分别对应从模式和主模式，普通的PCI RC主模式可以用于连接PCI-E以太网芯片或PCI-E的硬盘等外设。RC模式使用外设一般都有LINUX 驱动程序，安装好驱动基本都能正常使用。但是对于SOC芯片本身能做EP有能做RC 两者如何互相通信可能就需要对PCIE的使用和基本原理有所了解才能较好的使用。 先了解几个定义： TLP TLP（Transaction Layer Packet）据包的描述被定义为事务层数据包 (TLP)，它与 ​​PCIe 的最上层有关。数据链路层负责
Synopsys PCIe学习篇---AXI Bridge and DMA Ordering
weixin_48180416的博客
04-17 4864
PCIe AMBA中的Ordering Rule是否PCIe Ordering Rule? Master Channel Slave Channel 在Inbound方向P，NP，CPL通路是独立的。“must be allowedto pass” "optinally Pass"都是可以满足的 强制规则只有2,5,9. 5. 如果CPL为bypass时违反了PCIe Ordering Rule,但是由于系统不是Producer/Consumer模型，是可以的。 2,9AMBA Br..
synopsys PCIE IP协议解析
吴建明wujianming_110117
11-04 3276
synopsys PCIE IP协议解析 1．Overview Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，BER测试，系统调试。 在做Loopback的时候需要注意将“Link up”强制写成1（根据specification该位应该是0），造成系统处于L0状态的假象，以便系统
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值