- 博客(4)
- 收藏
- 关注
![](https://csdnimg.cn/release/blogv2/dist/pc/img/listFixedTop.png)
原创 PLL Performance,Simulation and Design 4th学习笔记——Chapter1
Chapter1:基本PLL概述VCO:Voltage-Controlled Oscillator压控振荡器,对于给定的一个输入电压,输出特定频率的振荡信号。PLL:Phase-Locked Loops锁相环,输出特定频率,特定相位的振荡信号。基本PLL操作和术语基本模块基本模块输入输出传输函数说明XTAL-参考频率ϕref\phi_{ref}ϕref-稳定的晶振提供输入参考频率(这里用相位,便于理解鉴相器)R Counterϕref\phi_{ref
2020-05-29 16:26:08
1166
原创 PLL Performance,Simulation and Design 4th学习笔记——Chapter3
Chapter 3:鉴频鉴相器原理说明:前两章总结使用 鉴相鉴频器 说法,是因为其英文名为 Phase/Frequency Detector,经搜索发现国内译名普遍为 鉴频鉴相器,故之后使用这种叫法。说明:假定VCO为正调谐特性,即控制电压升高,输出频率也相应升高。PFD/CP输入输出分析鉴频鉴相器经常与电荷泵级联使用,用PFD/CP表示。是一种将输入两信号相位差,转换为输出电流的装置参数设定ϕn,fn\phi_n,f_nϕn,fn:输出信号经N分频器后的相位和频率;ϕr,fr\phi_
2020-05-30 17:21:20
948
原创 PLL Performance,Simulation and Design 4th学习笔记——Chapter2
Chapter2:带有无源环路滤波器的CPPLL简介鉴相器,一种将两个输入信号相位差,转换为输出电压的装置。鉴相器输出电压,可以直接加载到环路滤波器上,也可以通过电荷泵转换为电流再加载到环路滤波器上。无电荷泵的鉴相器典型的几种鉴相器拓扑:混频器、异或门、JK触发器。(细节原理待看,亦可不看,Floyd Gardner’s classical book, Phaselock Techniques, )缺陷:若后续接无源滤波器,则滤波器输出电压VcontV_{cont}Vcont的大小和可变范
2020-05-29 17:30:20
797
原创 Hello CSDN
Hello CSDN大家好,我是一枚集成电路工程在读研究生,计划在CSDN记录并更新自己的学习笔记。主要内容可能会包括模拟集成电路、数字集成电路、射频集成电路等相关基础知识点。这是我的第一篇CSDN介绍,还请大家多多指教。...
2020-05-29 10:25:24
114
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人