PLL Performance，Simulation and Design 4th学习笔记——Chapter1

最新推荐文章于 2023-11-18 16:06:12 发布
置顶 最新推荐文章于 2023-11-18 16:06:12 发布
阅读量1.1k 收藏 8
点赞数 2
分类专栏： PLL学习笔记 文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qingtai125qlt/article/details/106427873
版权
Chapter1：基本PLL概述VCO：Voltage-Controlled Oscillator压控振荡器，对于给定的一个输入电压，输出特定频率的振荡信号。PLL：Phase-Locked Loops锁相环，输出特定频率，特定相位的振荡信号。基本PLL操作和术语基本模块基本模块输入输出传输函数说明XTAL-参考频率ϕref\phi_{ref}ϕref​-稳定的晶振提供输入参考频率（这里用相位，便于理解鉴相器）R Counterϕref\phi_{ref
摘要由CSDN通过智能技术生成

Chapter1：基本PLL概述

VCO：Voltage-Controlled Oscillator压控振荡器，对于给定的一个输入电压，输出特定频率的振荡信号。

PLL：Phase-Locked Loops锁相环，输出特定频率，特定相位的振荡信号。

基本PLL框架

基本PLL操作和术语

基本模块

基本模块 输入 输出 传输函数 说明
XTAL - 参考频率 ϕ r e f \phi_{ref} ϕref​ - 稳定的晶振提供输入参考频率（这里用相位，便于理解鉴相器）
R Counter ϕ r e f \phi_{ref} ϕref​ 比较频率 ϕ c o m p \phi_{comp} ϕcomp​ 1 R \frac{1}{R} R1​ 可选R分频器，适应不同输入频率需求
Phase Detector/Charge Pump ϕ c o m p \phi_{comp} ϕcomp​、 ϕ d i v \phi_{div} ϕdiv​ 电流 I c p I_{cp} Icp​ K ϕ ( m A / 2 π ) K_\phi(mA/2\pi) Kϕ​(mA/2π) 鉴相器对两输入信号的相位差进行比较，电荷泵输出与相位差成正比的电流
Loop Filter I c p I_{cp} Icp​ 控制电压 V c o n t V_{cont} Vcont​ Z ( s ) Z(s) Z(s) 环路滤波器，抑制控制电压上的高频波动，保证VCO的控制电压恒定
VCO V c o n t V_{cont} Vcont​ 输出频率 ϕ o
最低0.47元/天 解锁文章
薇尔莉特南宫分特
关注
  • 2
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
PLL Performance，Simulation and Design 4th学习笔记——Chapter2
张硕的博客
05-29 780
Chapter2：带有无源环路滤波器的CPPLL 简介 鉴相器，一种将两个输入信号相位差，转换为输出电压的装置。 鉴相器输出电压，可以直接加载到环路滤波器上，也可以通过电荷泵转换为电流再加载到环路滤波器上。 无电荷泵的鉴相器 典型的几种鉴相器拓扑：混频器、异或门、JK触发器。（细节原理待看，亦可不看，Floyd Gardner’s classical book, Phaselock Techniques, ） 缺陷： 若后续接无源滤波器，则滤波器输出电压VcontV_{cont}Vcont​的大小和可变范
运放相位裕度的认识与理解
m0_52835904的博客
09-29 6867
运放相位裕度的认识与理解
PLL Performance, Simulation and Design Handbook 4th Edition
08-04
PLL设计的经典书 简洁易懂，英文版 Table of Contents PLL BASICS ......................................................................................................................................................9 CHAPTER 1 BASIC PLL OVERVIEW ..................................................................................................................11 CHAPTER 2 THE CHARGE PUMP PLL WITH A PASSIVE LOOP FILTER............................................................15 CHAPTER 3 PHASE/FREQUENCY DETECTOR THEORETICAL OPERATION.......................................................17 CHAPTER 4 BASIC PRESCALER OPERATION .....................................................................................................25 CHAPTER 5 FUNDAMENTALS OF FRACTIONAL N PLLS ...................................................................................30 CHAPTER 6 DELTA SIGMA FRACTIONAL N PLLS ............................................................................................35 CHAPTER 7 THE PLL AS VIEWED FROM A SYSTEM LEVEL .............................................................................39 PLL PERFORMANCE AND SIMULATION................................................................................................45 CHAPTER 8 INTRODUCTION TO LOOP FILTER COEFFICIENTS.........................................................................47 CHAPTER 9 INTRODUCTION TO PLL TRANSFER FUNCTIONS AND NOTATION................................................52 CHAPTER 10 APPLICATIONS FOR PLL OTHER THAN A SIGNAL SOURCE........................................................58 CHAPTER 11 REFERENCE SPURS AND THEIR CAUSES ......................................................................................68 CHAPTER 12 FRACTIONAL SPURS AND THEIR CAUSES.....................................................................................81 CHAPTER 13 OTHER TYPES OF SPURS AND THEIR CAUSES.............................................................................96 CHAPTER 14 PLL PHASE NOISE MODELING AND BEHAVIOR........................................................................104 CHAPTER 15 INTEGRATED PHASE NOISE QUANTITIES...................................................................................116 CHAPTER 16 TRANSIENT RESPONSE OF PLL FREQUENCY SYNTHESIZERS ..................................................129 CHAPTER 17 IMPACT OF PFD DISCRETE SAMPLING EFFECTS ON LOCK TIME............................................142 CHAPTER 18 ROUTH STABILITY FOR PLL LOOP FILTERS ............................................................................152 CHAPTER 19 A SAMPLE PLL ANALYSIS.........................................................................................................157 PLL DESIGN .................................................................................................................................................171 CHAPTER 20 FUNDAMENTALS OF PLL PASSIVE LOOP FILTER DESIGN........................................................172 CHAPTER 21 EQUATIONS FOR A PASSIVE SECOND ORDER LOOP FILTER.....................................................177 CHAPTER 22 EQUATIONS FOR A PASSIVE THIRD ORDER LOOP FILTER........................................................181 CHAPTER 23 EQUATIONS FOR A PASSIVE FOURTH ORDER LOOP FILTER.....................................................189 CHAPTER 24 FUNDAMENTALS OF PLL ACTIVE LOOP FILTER DESIGN.........................................................199 CHAPTER 25 ACTIVE LOOP FILTER USING THE DIFFERENTIAL PHASE DETECTOR OUTPUTS ....................209 CHAPTER 26 IMPACT OF LOOP FILTER PARAMETERS AND FILTER ORDER ON REFERENCE SPURS............212 CHAPTER 27 OPTIMAL CHOICES FOR PHASE MARGIN AND GAMMA OPTIMIZATION PARAMETER ............220 CHAPTER 28 USING FASTLOCK AND CYCLE SLIP REDUCTION......................................................................228 CHAPTER 29 SWITCHED AND MULTIMODE LOOP FILTER DESIGN................................................................235 CHAPTER 30 DEALING WITH REAL-WORLD COMPONENTS...........................................................................239 CHAPTER 31 PARTIALLY INTEGRATED LOOP FILTERS..................................................................................243 ADDITIONAL TOPICS................................................................................................................................277 CHAPTER 32 LOCK DETECT CIRCUIT CONSTRUCTION AND ANALYSIS.........................................................279 CHAPTER 33 IMPEDANCE MATCHING ISSUES AND TECHNIQUES FOR PLLS .................................................286 CHAPTER 34 CRYSTAL OSCILLATORS AND VCOS .........................................................................................293 CHAPTER 35 OTHER PLL DESIGN AND PERFORMANCE ISSUES ....................................................................317 SUPPLEMENTAL INFORMATION...........................................................................................................325 CHAPTER 36 GLOSSARY AND ABBREVIATION LIST........................................................................................327 CHAPTER 37 REFERENCES..............................................................................................................................338 CHAPTER 38 USEFUL WEBSITES AND ONLINE RF TOOLS .............................................................................339
【设计】相位裕度30°—60°之间最好
Carol0630的博客
04-19 1万+
参考： 相位裕度我很久没太搞清楚啥意思。以及为什么是30°—60°之间最好。当然，是因为相位裕度最开始是普适性地用来描述自动控制系统的概念。锁相环，也是自动控制系统的一种，这个相位裕度，分析起来并不是那么简单直给。 对系统而言，严格的-180°相位差相当于100%深度负反馈，输出想干啥都别想。辣就相当于辣个输出和鉴相频率同频？锁的死死的。 所以说相位裕度大，系统反应慢；相位裕度小，系统振荡(不稳定)。对PLL，振荡就是频率越锁越小或者越大。 辣个，为啥PLL，具有40—50的相位裕度更好？ 90的相位裕度咋
DCDC: 环路稳定性的测量方法-穿越频率和相位裕度
u012841414的博客
11-09 1万+
用示波器光标第一个波谷和第二个波谷之间的时间，计算对应的振荡频率，得到的振荡频率约等于穿越频率。这里采用一种近似的方法，将补偿之后的频率设置为等于fz和fp的几何平均数，即fz和fp对数域的平均频率，参考下方公式3、4。从图中可看出，如果穿越频率（即振荡频率）增大，在加载后，变换器将更早调节输出电压，因此电压跌落和电压振荡都会减小。在内部补偿的converter的FB网络增加前馈电容，可调节控制环穿越频率和相位裕度，提升控制性能。Cff的目的是提升反馈回路的增益和相位，同时保持可接受的相位裕度。
PLL Performance,Simulation,and Design 5th Edition.pdf
06-06
这本书《PLL Performance, Simulation, and Design 5th Edition》由Dean Banerjee撰写，深入探讨了PLL的基本原理、设计方法以及相关性能评估。 在书中，作者首先从PLL的基础知识入手，详细讲解了其工作原理。PLL的...
2017 - Banerjee - Pll Performance, Simulation, and Design（5th）.pdf
08-09
讲PLL的教材，讲的非常NICE
PLL Performance, Simulation, and Design
12-04
Part II PLL Performance Spurs Phase Noise Lock Time Other Topics Part III PLL Design Methods for Passive Loop Filter Design Active Filters for High Voltage Tuning for a VCO Spur Reducing PLL ...
PLL Performance, Simulation and Design Handbook, 3rd Edition
10-27
通过作者多年的工作经验和深入研究，本书不仅适合电子工程领域的专业人士参考学习，也是高校学生学习PLL相关课程的重要参考资料。无论是初学者还是资深工程师，都能从中获得有价值的见解和实用的指导。
相位裕度的个人理解
热门推荐
Tongji_joie的博客
10-21 3万+
根据百度百科的解释：相位裕度（phase margin，PM），亦称相位余裕，在电路设计中是非常重要的一个指标，主要用来衡量负反馈系统的稳定性，并能用来预测闭环系统阶跃响应的过冲。一个性能良好的控制系统，其相位裕度应具有45°左右的数值。 所以说，相位裕度是闭环系统特有的一个参数，用于预测闭环系统动态性能的两个指标之一的过冲幅度（overshoot），也就是超调，过冲幅度越小，他的相位裕度就越大...
opa847方波放大电路_放大器相位裕度与电路稳定性判断方法
weixin_36469247的博客
12-23 648
相位裕度与增益裕度都是用于评估放大器的稳定性的参数。其中，相位裕度使用更为普遍。本篇将介绍使用相位裕度分析放大器稳定性的方法。 1 相位裕度与增益裕度定义 如图2.109（b），相位裕度（Phase margin,φm）定义为在放大器开环增益与频率曲线中，180°的相移与开环增益下降为1(单位增益)处的相移之差的绝对值，如式2-68： 如图2.109（a），增益裕度（Am...
【学习笔记/PLL】锁相环PLL线性模型理论分析
m0_57592021的博客
06-18 1万+
本文参考了拉扎维、Sam palermo等学者的教材、文章，简略的总结了PLL线性模型下的噪声传递函数，欢迎各位同学批评指正。
相位裕度
　　　　　KISSMonX
01-24 6820
----------------------------------------------------------------------------------------------------- 相位裕度可以看作是系统进入不稳定状态之前可以增加的相位变化，相位裕度越大，系统越稳定，但同时时间响应速度减慢了，因此必须要有一个比较合适的相位裕度。经研究发现，相位裕度至少要45
【视频课笔记】相位裕度 相位补偿 开环增益与相移 运放带宽压摆率
weixin_45875994的博客
12-30 2263
相位裕度 相位补偿 开环增益与相移 运放带宽压摆率
锁相环阅读笔记3
hamming_window的博客
02-01 292
书籍为《锁相环设计、仿真及应用》.贝斯特（美）著.清华大学出版社
【自动控制理论】 相位裕度和增益裕度
最新发布
fishtail55的博客
11-18 4403
增益裕度（Gain Margin）：增益裕度是另一个用于评估系统稳定性的指标，通常以分贝表示。它表示系统增益与临界稳定边界之间的差距，即系统的增益可以增加多少而不导致系统失稳。相位裕度（Phase Margin）：相位裕度是描述系统稳定性的一个指标，通常以角度表示。通过检查系统在频率域内的响应，工程师可以评估系统的稳定性和性能，并进行相应的控制系统设计。在控制系统理论中，**相位裕度（Phase Margin）和增益裕度（Gain Margin）**是两个重要的指标，用于评估系统的稳定性和性能。
数字信号处理基础----PLL
black_pigeon博客
02-07 4485
前言 过年放假在家，没有上班的压力，可以学点东西。只不过每天效率好低哦，乘着这个时间哦，学点在公司可能不太重视的基础的东西哦。想往通信这个方向进行发展，可是本科的时候是一个材料狗，那要补的东西实在是太多了，再加上大学根本没学，数学这些东西基本白给。补回来好累。 1. PLL的整体结构 提到PLL,对于FPGA开发人员来说,想到的第一个东西,那肯定是FPGA里面会使用到的用于生成时钟的那个IP核了,PLL的作用就是能够生成一个稳定的时钟,在分频倍频的时候用的很多. ...
PLL学习
qq_33517881的博客
03-23 1441
全文粘贴，来源wiki百科 ：https://zh.wikipedia.org/zh-cn/%E9%94%81%E7%9B%B8%E7%8E%AF 电子版图书 https://archive.org/account/loginreferer=https%3A%2F%2Farchive.org%2Fdetails%2Fdigitalsignalpro0000inte%2Fpage%2Fn9%2Fmode%2F2up 锁相环（PLL: Phase-locked loops）是利用反馈（Feedback）控制原
pll performance,simulation,and design 5th
07-04
PLL（相位锁定环）是一种广泛应用于通信系统、时钟同步和信号处理领域的电路。PLL是一种反馈系统，可将输入信号的频率调整到期望的值，并将输出信号与参考信号具有稳定的相位关系。PLL的性能、仿真和设计都是非常重要的因素。 性能是衡量PLL质量的一个关键指标。一个性能良好的PLL应该具有高增益、低相位噪声、低抖动和良好的稳定性。增益决定了PLL的输入频率将如何调整，较高的增益可以更快地将输入频率锁定到期望的频率。相位噪声和抖动是指PLL输出信号的相位稳定性，这在许多应用中至关重要。稳定性是指PLL在面对噪声和干扰时的性能表现，一个稳定的PLL应该具有较高的容错能力和抗干扰能力。 仿真是在设计PLL时不可或缺的一项工作。通过仿真可以对PLL的各种工作条件和性能参数进行准确的分析和评估。常见的PLL仿真工具有SPICE、MATLAB和Verilog-A等。通过仿真可以预测PLL的输出性能，包括锁定时间、相位噪声和频率稳定性等，并帮助设计者优化PLL的参数和结构。 设计是实现一个满足特定要求的PLL的过程。在设计过程中，需要选择合适的锁相环类型、参考信号源、VCO（压控振荡器）参数和环路滤波器等。设计者需要根据应用需求和性能指标进行合理的设计取舍，以实现经济、高效和稳定的PLL。设计过程还包括布局和布线，以确保PLL的可靠性和抗干扰能力。 总之，PLL的性能、仿真和设计都是成功实现高品质PLL电路的重要因素。合理的性能要求、准确的仿真分析和精心的设计都将直接影响PLL的性能和可靠性。对于PLL的应用者和设计者而言，深入理解和掌握这些方面是必不可少的。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值