PLL Performance，Simulation and Design 4th学习笔记——Chapter3

最新推荐文章于 2023-03-28 17:37:40 发布
最新推荐文章于 2023-03-28 17:37:40 发布
阅读量935 收藏 10
点赞数
分类专栏： PLL学习笔记 文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qingtai125qlt/article/details/106444117
版权

Chapter 3：鉴频鉴相器原理

说明：前两章总结使用 鉴相鉴频器 说法，是因为其英文名为 Phase/Frequency Detector，经搜索发现国内译名普遍为 鉴频鉴相器，故之后使用这种叫法。

说明：假定VCO为正调谐特性，即控制电压升高，输出频率也相应升高。

PFD/CP输入输出分析

鉴频鉴相器经常与电荷泵级联使用，用PFD/CP表示。是一种将输入两信号相位差，转换为输出电流的装置

参数设定

  • ϕ n ， f n \phi_n，f_n ϕn​，fn​：输出信号经N分频器后的相位和频率；
  • ϕ r ， f r \phi_r，f_r ϕr​，fr​：晶振参考信号经R分频器后的相位和频率；
  • K ϕ K_\phi Kϕ​：输出电流对输入相位差的增益

输入输出分析

当 ϕ r \phi_r ϕr​上升沿，电荷泵输出电流发生正跳变；当 ϕ n \phi_n ϕn​上升沿，电荷泵输出电流发生负跳变。如下图所示
PFD输入输出示意
假设Tri-State状态下，输出电流为零。

可见，若 ϕ n 上 升 沿 滞 后 于 ϕ r 上 升 沿 \phi_n上升沿滞后于\phi_r上升沿 ϕn​上升沿滞后于ϕr​上升沿(case 1)，则输出电流为正值；若 ϕ n 上 升 沿 超 前 于 ϕ r 上 升 沿 \phi_n上升沿超前于\phi_r上升沿 ϕn​上升沿超前于ϕr​上升沿(case 2)，则输出电流为负值；

  • 若 f n < f r f_n<f_r fn​<f
最低0.47元/天 解锁文章
薇尔莉特南宫分特
关注
  • 0
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
PLL Performance,Simulation,and Design 5th Edition.pdf
06-06
一本经典英文原版PLL方面的书，作者是Dean，内容很全面，涵盖了PLL基本原理与设计，每一个点都讲得非常的细非常的深，包括瞬态响应，锁定时间，锁定检测，相位噪声、spur、debug技术等等等。
【模拟集成电路】鉴频鉴相器设计（Phase Frequency Detector，PFD）
qq_45689790的博客
02-25 1万+
本文主要内容是对鉴频鉴相器（Phase Frequency Detector，PFD）模块设计设计进行阐述，包括工作原理、电路结构、仿真结果各部分内容。
鉴频鉴相器（PFD）不同结构讨论
热门推荐
virtuoso~晓晓
09-01 1万+
鉴频鉴相器——PFD1.PFD电路结构1.1传统PFD1.2非时钟PFD（nc-PFD）1.2 预充电PFD（pt-PFD)1.3边沿触发型PFD 鉴频鉴相器是锁相环中常用的电路结构，属于电荷泵锁相环。根据拉扎维CMOS模拟IC中定义，鉴频鉴相器用在二型锁相环中，后面接电荷泵。本文分析各类PFD的优缺点以及PFD性能指标解读。 这里仅仅讨论不同的电路结构，PFD的性能指标解读，另写博客讲解。 1.PFD电路结构 总体来讲，PFD一共有四种电路结构， 传统的PFD，预充电PFD（pt-PFD）,非时钟PFD(
锁相环PLL --原理浅析
weixin_46151516的博客
03-28 1万+
1.什么是锁相环 锁相环电路是使一个特殊系统跟踪另外一个系统，更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路，它是模拟及数模混合电路中的一个基本的而且是非常重要的模块。 2.锁相环的基本理论 2.1 锁相环的工作原理 锁相环作为一个系统，主要包含三个基本模块：鉴相器(Phase Detector：PD)、低通滤波器(LowPass Filter：LPF)，亦即环路滤波器(L00P Filter：LF)，和压控振荡器(Voltage Controlled Oscillator：VCO)。
PLL Performance，Simulation and Design 4th学习笔记——Chapter1
张硕的博客
05-29 1151
Chapter1：基本PLL概述 VCO：Voltage-Controlled Oscillator压控振荡器，对于给定的一个输入电压，输出特定频率的振荡信号。 PLL：Phase-Locked Loops锁相环，输出特定频率，特定相位的振荡信号。 基本PLL操作和术语 基本模块 基本模块 输入 输出 传输函数 说明 XTAL - 参考频率ϕref\phi_{ref}ϕref​ - 稳定的晶振提供输入参考频率（这里用相位，便于理解鉴相器） R Counter ϕref\phi_{ref
2017 - Banerjee - Pll Performance, Simulation, and Design（5th）.pdf
08-09
讲PLL的教材，讲的非常NICE
PLL Performance, Simulation and Design Handbook 4th Edition
08-04
CHAPTER 35 OTHER PLL DESIGN AND PERFORMANCE ISSUES ....................................................................317 SUPPLEMENTAL INFORMATION........................................................
PLL Performance, Simulation and Design Handbook, 3rd Edition
10-27
PLL性能、仿真及设计丛书，英文版，强烈推荐。
pll design and simulation
05-01
pll design and simulation
PLL Performance, Simulation, and Design
11-16
国半的以为资深工程师些的一本非常经典的PLL的资料，实在是一本不可多得的好资料
频率综合器经典 PLL performance Simulation and Design
08-01
通信系统中频率合成器是必不可少的部分，没有掌握锁相环，就没有理解通信系统
零死区鉴频鉴相器
05-25
个人觉得不错的一份资料，欢迎您的下载与收看，在此表示感谢！！
simple_pll_3.rar_3 pll_PLL_pll matlab_pll simulation
07-15
pll mode for matlab simulation
PLL Design Simulation
07-20
PLL Design Simulation and Applications
STM32 电机教程 20 - 基于ST MC Workbench 无感FOC
xingsongyu的博客
10-16 2833
原文：https://blog.csdn.net/zhanglifu3601881/article/details/92810517?utm_medium=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-1.channel_param&depth_1-utm_source=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2
PLL Performance，Simulation and Design 4th学习笔记——Chapter2
张硕的博客
05-29 775
Chapter2：带有无源环路滤波器的CPPLL 简介 鉴相器，一种将两个输入信号相位差，转换为输出电压的装置。 鉴相器输出电压，可以直接加载到环路滤波器上，也可以通过电荷泵转换为电流再加载到环路滤波器上。 无电荷泵的鉴相器 典型的几种鉴相器拓扑：混频器、异或门、JK触发器。（细节原理待看，亦可不看，Floyd Gardner’s classical book, Phaselock Techniques, ） 缺陷： 若后续接无源滤波器，则滤波器输出电压VcontV_{cont}Vcont​的大小和可变范
ST 电机控制工作台帮助文档翻译 之 支持的类别参数（单电机（驱动器管理））
XinLiBK的博客
02-03 3281
                                                                                                                                             ST 电机控制工作台                                             ...
鉴相器原理
Stephanie的博客
10-25 3216
式中的ωv为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。输入：外界输入的信号电压ui(t)，压控振荡器(VCO)输出的信号电压uv(t)低通滤波器滤掉和频，剩下差频。鉴相器通常由模拟乘法器组成。输出：两输入信号的拍频。
pll performance,simulation,and design 5th
最新发布
07-04
PLL（相位锁定环）是一种广泛应用于通信系统、时钟同步和信号处理领域的电路。PLL是一种反馈系统，可将输入信号的频率调整到期望的值，并将输出信号与参考信号具有稳定的相位关系。PLL的性能、仿真和设计都是非常重要的因素。 性能是衡量PLL质量的一个关键指标。一个性能良好的PLL应该具有高增益、低相位噪声、低抖动和良好的稳定性。增益决定了PLL的输入频率将如何调整，较高的增益可以更快地将输入频率锁定到期望的频率。相位噪声和抖动是指PLL输出信号的相位稳定性，这在许多应用中至关重要。稳定性是指PLL在面对噪声和干扰时的性能表现，一个稳定的PLL应该具有较高的容错能力和抗干扰能力。 仿真是在设计PLL时不可或缺的一项工作。通过仿真可以对PLL的各种工作条件和性能参数进行准确的分析和评估。常见的PLL仿真工具有SPICE、MATLAB和Verilog-A等。通过仿真可以预测PLL的输出性能，包括锁定时间、相位噪声和频率稳定性等，并帮助设计者优化PLL的参数和结构。 设计是实现一个满足特定要求的PLL的过程。在设计过程中，需要选择合适的锁相环类型、参考信号源、VCO（压控振荡器）参数和环路滤波器等。设计者需要根据应用需求和性能指标进行合理的设计取舍，以实现经济、高效和稳定的PLL。设计过程还包括布局和布线，以确保PLL的可靠性和抗干扰能力。 总之，PLL的性能、仿真和设计都是成功实现高品质PLL电路的重要因素。合理的性能要求、准确的仿真分析和精心的设计都将直接影响PLL的性能和可靠性。对于PLL的应用者和设计者而言，深入理解和掌握这些方面是必不可少的。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值