PLL Performance，Simulation and Design 4th学习笔记——Chapter2

Chapter2：带有无源环路滤波器的CPPLL

简介

鉴相器，一种将两个输入信号相位差，转换为输出电压的装置。

鉴相器输出电压，可以直接加载到环路滤波器上，也可以通过电荷泵转换为电流再加载到环路滤波器上。

无电荷泵的鉴相器

典型的几种鉴相器拓扑：混频器、异或门、JK触发器。（细节原理待看，亦可不看，Floyd Gardner’s classical book, Phaselock Techniques, ）

缺陷：

1. 若后续接无源滤波器，则滤波器输出电压$V_{cont}$的大小和可变范围，受鉴相器输出电压的限制。当VCO所需的控制电压较大或变化较大时，很可能无法锁相。
2. 若后续接有源滤波器，则增加了成本，引入了有源器件噪声源。

有电荷泵的鉴相鉴频器

鉴相鉴频器PFD(Phase Frequency Detector)如同鉴频器，也是一种将两输入信号的相位差，转换为输出电压的装置。

它与鉴相器的不同之处在于，它可以发挥鉴频、鉴相两种功能。鉴相器只能将 f 0 + Δ f f_0+\Delta f f0<