MMU（TLB）与Cache的工作方式

最新推荐文章于 2024-05-29 16:04:23 发布
最新推荐文章于 2024-05-29 16:04:23 发布
阅读量6.6k 收藏 13
点赞数 4
分类专栏： linux 文章标签： TLB MMU Cache
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq405180763/article/details/39157795
版权

MMU中TLB的作用：

从虚拟地址到物理地址的转换过程可知：使用一级页表进行地址转换时，每次读/写数据需要访问两次内存，第一次访问一级页表获得物理地址，第二次才是真正的读/写数据；使用两级页表时，每次读/写数据需要访问三次内存，访问两次页表（一级页表和二级页表）获得物理地址，第三次才是真正的读/写数据。

上述的地址转换过程打打降低了CPU的性能，有没有办法改进呢？程序执行过程中，所用到的指令、数据的地址往往集中在一个很小的范围内，其中的地址、数据经常多次使用，这称为程序访问的局部性。由此，通过使用一个高速、容量相对较小的存储器来存储近期用到的页表条目&#x

最低0.47元/天 解锁文章
qq405180763
关注
  • 4
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
TLB与Cache访问谁先访问？
ibless的博客
07-22 4071
TLB与Cache访问谁先访问？1 Cache与TLB简介2 Cache与TLB谁先访问？ 1 Cache与TLB简介 Cache与TLB本质上都是利用数据访问的局部性原理，就是把最常用的数据放在最快可以访问的地方。具体而言，Cache是用于缓存CPU常用的数据和指令的，分别称为dcache（data cache）和icache（instruction cache）。Cache通常有多级，比如L1 Cache、L2 Cache和L3 Cache，只有L1 Cache中是将指令和数据分开存放的，L2/L3 C
ARM内核架构（三）——MMU、Cache、TLB、流水线
Hello Mr.Z的博客
04-02 2448
MMU、Cache、TLB、流水线 小狼@http://blog.csdn.net/xiaolangyangyang VM通过页表转换成PM，MMU、Cache、TLB在转换过程中发挥作用： （1）PTE和PA都在Cache或者Memory中： （2）将Cache和Memory拆开描述，PTE和PA是否在Cache中命中： （3）P
是先访问TLB（MMU）还是先访问Cache
大海蓝天的专栏
11-20 4588
TLB 用于缓存一部分标签页表条目。TLB可介于 CPU 和 CPU缓存之间，或在 CPU 缓存和主存之间，这取决于缓存使用的是物理寻址或是虚拟寻址。如果缓存是虚拟寻址，寻址请求将会直接从 CPU 传送给缓存，然后从缓存访问所需的 TLB 条目。如果缓存使用物理寻址，CPU 会先对每一个存储器操作进行 TLB 查寻，并且将取得的物理地址传送给缓存。两种方法各有优缺点。采用物理寻址的缓存的一种常见优
mmu之TLB的来源与实现
最新发布
major的博客
05-29 1005
因此需要在页表中，对每个被修改的页加以标记,称为脏状态位(dirty),当物理内存中的一个页要被替换时,需要首先检查它在页表中对应PTE的脏状态位,如果它是1,那么就需要先将这个页写回到硬盘中,然后才能将其覆盖。比如，当发生TLB缺失时,需要从页表中将一个新的PTE写到TLB中,如果TLB此时已经满了,那么就需要替换掉TLB中的一个表项,也就不再记录这个页的映射关系,但是这个页的内容在 D-Cache中仍旧是存在的。这个问题或者转换成：在D-cache中保存的数据，一定是在TLB中的记录范围吗？
MMU&Cache
kathyzju的专栏
11-18 4781
基础知识
linux内存管理 (二) 2.2 硬件 MMU及其运行过程 关键过程一 TLB
u011011827的博客
06-03 543
=========================================== 虚拟地址和物理地址的转换 关键过程1 从TLBs获取pa TLB中内容是 硬件翻译单元 从内存中维护的一组翻译表中查找得来的. 执行完整翻译表查找的过程称为 translation table walk。 它由硬件自动执行，并且在执行时间上有很大的开销，至少有一个主内存访问，通常有两个。 TLB通过缓存转换表遍历的结果来降低内存访问的平均成本。 实现可以有一个统一的TLB（von Neumann架构）或.
ARM920T的MMU与Cache
08-14
"ARM920T的MMU与Cache：高性能CPU解决总线访问速度瓶颈的方法" ARM920T的MMU（Memory Management Unit，内存管理单元）和Cache是一种高性能CPU解决总线访问速度瓶颈的方法。MMU的重要性勿庸置疑，ARM920T（和ARM...
PowerPC 的 MMU 和 TLB 机制.doc
06-20
PowerPC 的 MMU（Memory Management Unit）和 TLB（Translation Lookaside Buffer）机制是 PowerPC 处理器中两个非常重要的组件，负责管理虚拟内存、物理内存和 Cache 之间的关系。MMU 负责将虚拟地址转换为物理地址...
ARM MMU和cache学习
08-22
ARM MMU和Cache是嵌入式系统中两个关键的组件，它们对于理解现代微处理器的工作原理至关重要。在本文中，我们将深入探讨这两个概念以及它们如何协同工作以优化系统的性能和安全性。 1. **MMU（内存管理单元）** ...
S3C2440存储管理器MMU实现
07-12
学习S3C2440的MMU实现，通常需要理解ARM的VMSA机制、页表结构、TLB工作原理，以及如何在嵌入式操作系统（如Linux）或裸机环境中配置和使用MMU。提供的链接中，博主详细介绍了S3C2440 MMU的相关知识，是深入理解该...
对ARM中MMU映射过程的理解
08-05
MMU的映射过程可以通过设置MMU寄存器和TLB（Translation Lookaside Buffer，转换后援缓冲器）来实现。 MMU的映射过程是ARM处理器中的一种重要机制，负责将虚拟地址转换为物理地址，并提供内存访问控制。MMU的映射...
TLB与cache的深入分析
jeiwt的专栏
09-28 7866
<br />转帖于<br />http://blog.csdn.net/hangbing0203/archive/2010/05/17/5600759.aspx<br /><br />一)TLB <br />1)TLB的概述<br />TLB是一个内存管理单元用于改进虚拟地址到物理地址转换速度的缓存.<br />TLB是位于内存中的页表的cache，如果没有TLB，则每次取数据都需要两次访问内存,即查页表获得物理地址和取数据.<br />2)tlb的原理<br />当cpu对数据进行读请求时,CPU根据虚拟
处理器访问内存时，CPU核、cache、…
wjonuee的博客
08-30 3261
图1  CPU访问内存时的硬件操作顺序 CPU访问内存时的硬件操作顺序，各步骤在图中有对应的标号： 1：CPU内核(图1中的ARM)发出VA请求读数据，TLB(translation lookaside buffer)接收到该地址，那为什么是TLB先接收到该地址呢？因为TLB是MMU中的一块高速缓存(也是一种cache，是CPU内核和物理内存之间的cache)，它缓存最近查找过的VA对应的
一文搞懂Linux内存管理之MMU的过程
j简说Linux的博客
02-18 349
我们知道内核中的寻址空间大小是由CONFIG_ARM64_VA_BITS控制的，这里以48位为例，ARMv8中，Kernel Space的页表基地址存放在TTBR1_EL1寄存器中，User Space页表基地址存放在TTBR0_EL0寄存器中，其中内核地址空间的高位为全1，(0xFFFF0000_00000000 ~ 0xFFFFFFFF_FFFFFFFF)，用户地址空间的高位为全0，(0x00000000_00000000 ~ 0x0000FFFF_FFFFFFFF)这个过程也是mmu的过程。
TLB、页表、Cache、主存之间的访问关系
热门推荐
xiaotai1234的博客
07-26 1万+
TLB、页表、Cache、主存之间的访问关系 首先，程序员应该给出一个逻辑地址。通过逻辑地址去查询TLB和页表（一般是同时查询，TLB是页表的子集，所以TLB命中，页表一定命中；但是页表命中，TLB不一定命中），以确定该数据是否在主存中。因为只要TLB和页表命中，该数据就一定被调入主存。如果TLB和页表都不命中，则代表该数据就不在主存，所以必定会导致Cache访问不命中。现在，假设该数据在主存中，那么Cache也不一定会命中，因为Cache里面的数据仅仅是主存的一小部分。 ...
处理器访问内存时，CPU核、cache、MMU如何协同工作
nerohero的博客
05-29 1897
CPU访问内存时的硬件操作顺序，各步骤在图中有对应的标号： 1：CPU内核(图1中的ARM)发出VA请求读数据，TLB(translation lookaside buffer)接收到该地址，那为什么是TLB先接收到该地址呢？因为TLB是MMU中的一块高速缓存(也是一种cache，是CPU内核和物理内存之间的cache)，它缓存最近查找过的VA对应的页表项，如果TLB里缓存了当前VA的页表项就不必做translation table walk了，否则就去物理内存中读出页表项保存在TLB中，TLB缓存可以减.
内存系列学习（一）：万字长文带你搞定MMU&TLB&TWU
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-12 850
一直在学习内存管理，也知道MMU是管理内存的映射的逻辑IP，还知道里面有个TLB。今天刚刚好看到了几篇前辈的文章，很是不错，于是这里来一起学习一下吧。
TLB cache 原理
~~ LINUX ~~
04-17 2608
TLB是translation lookaside buffer的简称。首先，我们知道MMU的作用是把虚拟地址转换成物理地址。虚拟地址和物理地址的映射关系存储在页表中，而现在页表又是分级的。64位系统一般都是3~5级。常见的配置是4级页表，就以4级页表为例说明。分别是PGD、PUD、PMD、PTE四级页表。在硬件上会有一个叫做页表基地址寄存器，它存储PGD页表的首地址。MMU就是根据页表基地址寄存...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值