由于本实验采用AD9361作为正交解调芯片,AD9361下变频后经ADC采样直接输出零中频信号,所以FPGA端不需要再做中频下变频(IF DDC)。
但
输出的信号还是有一定频偏的,需要用载波跟踪环纠正频偏。本实验选用Costas二阶锁相结构的零中频复数鉴相器完成载波同步。
载波同步后,LPF-I为解调输出数据,相位误差在小范围内波动。
由于本实验采用AD9361作为正交解调芯片,AD9361下变频后经ADC采样直接输出零中频信号,所以FPGA端不需要再做中频下变频(IF DDC)。
但
输出的信号还是有一定频偏的,需要用载波跟踪环纠正频偏。本实验选用Costas二阶锁相结构的零中频复数鉴相器完成载波同步。
载波同步后,LPF-I为解调输出数据,相位误差在小范围内波动。