【Vivado】学习笔记（1）

最新推荐文章于 2024-07-08 22:17:49 发布
最新推荐文章于 2024-07-08 22:17:49 发布
阅读量1.8k 收藏 12
点赞数 3
分类专栏： 嵌入式开发 文章标签： 嵌入式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_18732753/article/details/78156413
版权
这篇博客记录了作者初涉嵌入式领域使用Vivado进行项目创建的过程，包括新建项目、创建块设计、进行项目综合、生成比特流文件、建立BSP板级支持包，最后到在开发板上的调试步骤。通过这些步骤，作者旨在为后续深入理解每个环节打下基础。
摘要由CSDN通过智能技术生成

刚刚接触嵌入式，有许多东西不明白为什么，先记下步骤，以后才慢慢探究为什么。

创建项目

  • IDE版本：2017.1

新建项目

点击File->New Project。接着就会弹出下面的对话框。点击Next。

这里写图片描述

填写项目名称后点击Next。

填写项目名称

选择RTL Project，然后点击next。

这里写图片描述 

添加资源。（暂时不清楚怎么用）

这里写图片描述

添加约束？（暂时不清楚怎么用）

这里写图片描述

选择处理器型号？

这里写图片描述

这里写图片描述

创建块设计

点击左侧的Create Block Design。

这里写图片描述

输入块设计名称。

最低0.47元/天 解锁文章
YuDan1713
关注
  • 3
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
vivado下的fifo ip核学习笔记
10-11
vivado下的fifo ip核学习笔记
Xilinx MicroBlaze软核的使用-Uartlite
Crazzy_M的博客
03-28 9728
Xilinx_MicroBlaze的使用-Uartlite 说明：通过Vivado生成MicroBlaze工程导入SDK实现LED的控制、串口与PC的通信。 环境：Vivado2018.3。 IP核：MicroBlaze。 参考手册： pg142： AXI UART Lite v2.0 文章目录1. MicroBlaze简介2.MicroBlaze设计流程2.1 .新建工程：2.2 创建Block Design3. SDK 1. MicroBlaze简介   MicroBlaze嵌入式软核是一个被Xili
vivado DIFF_TERM_ADV
最新发布
cckkppll的博客
07-08 514
vivado DIFF_TERM_ADV
Vivado Block Design的几个使用技巧
weixin_46224039的博客
04-21 5739
Vivado Block Design的几个使用技巧（live）1. 如何将Sub Block Design模块从一个Vivado工程Copy到另一个工程?1) 通过BD Rebuild TCL脚本来实现。2) 把Sub BD打包成IP 1. 如何将Sub Block Design模块从一个Vivado工程Copy到另一个工程? 1) 通过BD Rebuild TCL脚本来实现。 将Hierarchical Block Design block导出为tcl脚本，然后在新工程中run tcl脚本重建BD。
VIVADO写完xxx.v文件后进行引脚配置的两种方法
weixin_44728797的博客
08-22 5671
VIVADO配置引脚
使用Vivado的Block Design详细步骤
热门推荐
syrg520的博客
08-28 3万+
1.选择创建Block Design并命名 2.点击Add IP,并选择ZYNQ7 3.双击 ZYNQ Processing System,打开 ZYNQ 系统的配置界面 1)PS_PL 页面提供了 PS 到 PL 的相关接口配置信息以及 PS 部分一些配置信息； 2)Peripheral I/O Pins 页面主要是对一些通用外设接口的配置； 3)MIO Configruation 页面主要是对 MIO 已经EMIO 的分配控制； 4)Clock Configruation 页面主要是对 PS 端时钟
SDK烧写固化microblaze软件到flash
RyanLee90的博客
08-04 2904
使用Xilinx sdk固化microblaze软件
vivado下的滤波器ip核学习笔记和学习工程
10-11
**滤波器IP核的学习笔记：** - 理解滤波器的基本理论，包括滤波器的频率响应、阶数、类型及其对信号的影响。 - 掌握Vivado界面和IP Catalog的使用。 - 学习如何配置和优化滤波器参数以满足特定性能要求。 - 学习如何...
计算机组成与结构笔记1
01-03
【计算机组成与结构笔记1】 本笔记主要涵盖了计算机系统概论、Verilog语言及Vivado使用、运算器等核心概念。以下是对这些知识点的详细解释： **一、计算机系统概论** 1.1 计算机的发展历程： 计算机发展经历了五...
VHDL语言学习笔记
08-19
本学习笔记将深入探讨VHDL的基础概念、语法特性以及在实际设计中的应用。 1. **VHDL的基本结构** VHDL的结构主要包括实体（Entity）、架构（Architecture）、包（Package）和配置（Configuration）。实体描述了...
学习vivadoHLS第6章-例程中文版.docx
03-13
Vivado HLS第6章 Lab1学习笔记 本笔记对应 Vivado HLS第6章 Lab1的学习内容，旨在帮助读者理解 Vivado HLS 的设计分析和优化过程。 设计分析概述 在 Vivado HLS 中，设计分析是一个重要的步骤，它可以帮助我们...
FPGA时序约束理论之IO约束（4）
qq_40281783的博客
06-19 2247
1. IO约束分类 管脚约束和延迟约束 2. 管脚约束
VIVADO 学习1
weixin_38370904的博客
07-18 173
vivado五大特征： 1.统一的数模型 综合、实现后的网表均为.dcp 2.业界标准的约束描述方式 约束时采用XDC描述，是在SDC基础上扩展的，添加了Xilinx特定的物理约束。 3.融合了Tcl脚本 几乎所有的菜单操作都有Tcl命令； Tcl可以实现菜单无法操作的内容，比如编辑综合后的网表文件 XDC就是Tcl命令 用户可以自己写Tcl命令嵌入到Vivado，Vivado有提供了Tcl console 和Tcl ...
FPGA学习-vivado软件的使用
dianji2015_的博客
11-27 1万+
ok后，可以选择global全局综合，而out of context per IP模式被称为OOC模式，在生成综合IP核时，已经将IP核综合为网表文件和IP调用文件，在后续整个工程实现时，不再对IP核的源文件进行综合实现，而是直接将网表与其他模块一起实现。正好封控前领导让我改下fpga代码，趁这个机会好好学习下，虽然在这块一片空白，但是毕竟这块是我的短板，一个不会写代码的硬件工程师是一个不完整的硬件工程师。要是不做，你每次碰到类似问题就会觉得，好高深莫测，其实，去了解会发现，不过如此。
推荐： Xilinx 工程师实用教程： Vivado 从入门到精通 - 基础篇
FPGAerClub的博客
05-09 7316
更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们Vivado 设计套件赛灵思面向未来十年可编程器件而打造的以IP和系统为中心的SoC 增强型新一代开发环境，该环境从头开始构建，致力于解决系统级集成和实现过程中的生产力瓶颈问题关 于 本 课 程本课程由赛灵思高级战略应用工程师 —— 高亚军（Lauren Gao）提供，通过一系列短小精辟的文章方式，分享了其在客户支持以及平时使用 Vivado ...
Vivado入门与提高
qijitao的专栏
05-21 4890
http://study.chinaaet.com/chapter/6200000625
vivado学习笔记2
a746742897的博客
03-07 861
ZYNQ平台学习--(1)新建工程 http://blog.csdn.net/ryuuei_1984/article/details/52302852   ZYNQ平台学习--(2)生成FSBL http://blog.csdn.net/ryuuei_1984/article/details/52315851 ZYNQ平台学习--(3)u-boot编译 http
Vivado 在线调试之 ILA 核 解决 遇到的问题
07-24 5089
一、先把程序写上： module adv7391( input sys_clk_p, input sys_clk_n, // input wire en_clk, //27MHz // input reset_ok, input wire rst_n, // output wire mreset, output wire SCL, ...
Vivado初学笔记
wuli_Thames的博客
04-05 5218
一、Xilinx 芯片类型（转自赛灵思官网） 目前学习的是7系列。性能从低到高：SPARTAN，ARTIX，LINTEX，VIRTEX。 芯片的内部资源在官网中也有介绍，此处就不贴了。 二、Vivado安装 由于电脑系统是win7的，所以在安装Vivado18.1时安装失败，只能安装16.4。看来以后的电脑系统要转用win10了。 三、Modelsim安装 安装Modelsim时，...
vivado count
08-23
在Vivado中，"count"可能指的是一个计数值，它是一个用于记录特定事件发生次数的变量。在引用中的描述中，它被定义为一个具有[log2(m)]位的计数器。该计数器可以用于不同的目的，如计时、计数等。在引用的示例代码中，"count"被初始化为0，并在一个无限循环中递增。每2秒钟，它会被打印出来以显示当前的计数值。 然而，在上下文中，我无法确定具体的含义和用法。如果您能提供更多相关信息，我将能够给出更准确的答案。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [Vivado模拟器教程](https://download.csdn.net/download/xyl903481310/15891775)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] - *2* [FPGA 学习笔记：Vivado 2018.2 MicroBlaze 输出 Hello World](https://blog.csdn.net/tcjy1000/article/details/126569095)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] - *3* [【FPGA】Vivado的IP的封装以及调用](https://blog.csdn.net/m0_63036399/article/details/126534909)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值