VIVAD与ZYNQ
文章平均质量分 75
WinThor_2015
这个作者很懒,什么都没留下…
展开
-
学习笔记20151211——AXI4 STREAM DATA FIFO
AXI4 STREAM DATA FIFO是输入输出接口均为AXIS接口的数据缓存器,和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲,避免亚稳态出现。支持数据的分割和数据拼接。原创 2015-12-11 16:09:16 · 26023 阅读 · 3 评论 -
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换UltraScale系列芯片包含PCIe的Gen3 Integrated Block IP核在内的多种不同功能的IP核都会有一页设置为PCIe:BARs,设置IP核的Base address register 的相关参数,如图1所示: 图1 PCIe:BARs 配置图 一般来说在FPGA中使用PCIe原创 2016-12-05 19:16:15 · 9721 阅读 · 1 评论