VIVADO
WinThor_2015
这个作者很懒,什么都没留下…
展开
-
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换UltraScale系列芯片包含PCIe的Gen3 Integrated Block IP核在内的多种不同功能的IP核都会有一页设置为PCIe:BARs,设置IP核的Base address register 的相关参数,如图1所示: 图1 PCIe:BARs 配置图 一般来说在FPGA中使用PCIe原创 2016-12-05 19:16:15 · 10113 阅读 · 1 评论 -
关于VIVADO出现“design is empty”
最近写一个UART串口收发的工程,经过功能设计,仿真验证全部都没有,但是在把所有模块整合在一起想进行联合测试和板级调试的时候便遇到这么一个问题:工程综合没有什么问题,但是没有原理图输出,一开始我也没注意到这个问题,综合后便进行实现,结果出现两个报告:一个严重警告说我将单端信号xxx_p和xxx_n约束为了差分信号(实际上不应该出现这错误的,我的设计中这两就是差分信号),第二个便是错误说我的设计是空的原创 2016-12-05 19:20:59 · 15964 阅读 · 0 评论