![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog,IP核使用
风且行
这个作者很懒,什么都没留下…
展开
-
HMC7044、AD9689与KCU105调试总结
由于测试仪器一直被占用,只能晚上调试,最后总算花了一两周的时间完成了HMC7044、AD9689与KCU105的调试,现在写下总结:之前也调试过一些关于jesd204B的板子,所以协议方面是比较熟悉的,代码书写很快就完成了,但是在调试过程中遇到一些问题:1、HMC7044原理图的压控振荡器显示是可变范围的,经过实际测量是122.88M,结果不论怎么更改参考输入,VCXO是没有变化的。加上官方提供的配置经过加载显示输出983.04M,实际测量是832Mhz,也就是实际PLL1环路是没有工作起来的,不过原创 2021-03-13 05:20:16 · 6820 阅读 · 12 评论 -
关于FIR IP核使用过程中遇到的问题
第一次用IP核,出现过几个问题,卡了一天吧,现在记录问题如下:1、关于导入文件数据问题: initial $readmemh("F:/fir/fir_text/input.txt", Mem);用到上面的这个语句,一直导入不了数据,原因就是路径斜杠方向反了,与电脑粘贴的不一样,注意!!!按照上面的来。2、同样上面语句的一个问题: initial $readmemh(原创 2017-12-20 15:24:22 · 2290 阅读 · 0 评论 -
关于jesd204出错
用KC705做jesd204协议的时候报下面的错,该怎么解决呢?[Place 30-140] Unroutable Placement! A GTXE_COMMON / GTXE_CHANNEL clock component pair is not placed in a routable site pair. The GTXE_COMMON component can use the dedi...原创 2018-06-28 10:52:14 · 4252 阅读 · 0 评论 -
Xilinx FIFO IP core 使用
一、FIFO Generator IP的引脚信号含义1. almost full 和 almost empty flags用来指示只剩一个字了。2. Programmable full and empty status flags可以由用户自定义内容设定或者用专用的输入口进行设定。3. 对于V5的block RAM和built-in FIFO可以使用内嵌的寄存器。使用这个寄存器可以提高...原创 2020-02-20 12:21:10 · 550 阅读 · 0 评论