AD9361相关解释

最新推荐文章于 2024-07-09 16:37:55 发布

风且行

最新推荐文章于 2024-07-09 16:37:55 发布

阅读量7.3k

点赞数 3

分类专栏： AD9364

原文链接：https://blog.csdn.net/linbian1168/article/details/92710699

版权

AD9364 专栏收录该内容

2 篇文章 0 订阅

订阅专栏

本文链接： https://blog.csdn.net/linbian1168/article/details/92710699

文章目录

AD9361示意图

在这里插入图片描述

典型特性

在这里插入图片描述

接收通路

在这里插入图片描述
TIA_LPF和BB_LPF属于模拟滤波器，HB3/DEC3、HB2、HB1、FIR属于数字滤波器。

在这里插入图片描述

发射通路

在这里插入图片描述

RF AND BBPLL SYNTHESIZER

在这里插入图片描述
经由片上的DCXO或外部晶振，再经过缓冲、2倍频、2分频、4分频之后，能够得到三个独立的Fref，分别作为BBPLL、Tx、Rx的参考频率。为了RFPLL能够有最好的性能，ADI建议将参考时钟或晶振频率在scale之后设置的越接近80MHz越好。

RF PLL

AD9361片内集成了整个PLL（包括VCO和环路滤波器），PLL运行在6~12GHz。
在这里插入图片描述

PLL经过divider之后，获得70MHz~6GHz的射频频率。
在这里插入图片描述

BBPLL

BB PLL是用来产生AD9361片内的数字时钟，包括ADC CLK、DAC CLK、所有的模拟校正时钟等，PLL运行在715MHz~1.43GHz。
在这里插入图片描述

ENABLE STATE MACHINE GUIDE

TDD 同一时刻只能发送或接收
FDD 可以收发同时
使能状态机(ENSM)能实时控制器件的当前状态。

在这里插入图片描述

Tx Power Control

发射功率的控制是通过调节发射衰减实现的，AD9361片上集成了一个hard-coded的衰减查找表，查找表的深度为360，衰减步进为0.25dB，总共可调衰减为(360-1)*0.25=89.75dB。

其他

FDD
Frequency division duplex in which transmit and receive signals can be present at the same time but use different frequencies.
是不是意味着同时进行收发的时候，收发频率不能相同？

AD9361上电后进入休眠模式（为了降低功耗），在AD9361能正常运行之前，它的时钟必须已经使能且初始化校正完成。
在这里插入图片描述

ADI官方论坛网友提供的AD9361初始化
在这里插入图片描述

                                </div>
            <link href="https://csdnimg.cn/release/phoenix/mdeditor/markdown_views-e9f16cbbc2.css" rel="stylesheet">
                </div>