向兴
要站在巨人的肩膀上进步!
专业即芯片设计、算法实现。芯片设计就是电路设计,算法实现就是数学实现。
万物互联可通过电路设计实现,各种算法、大模型可通过数学实现。
展开
-
实验报告-安装Questasim10.6c版本并跑通一个工程!
利用Questasim搭建一个UVM验证平台,并显示波形结果!原创 2023-08-02 12:49:34 · 757 阅读 · 0 评论 -
实验报告-安装Modelsim10.5版本并跑通一个工程!
解决一个Modelsim10.5版本的安装和破解,再利用Modelsim跑通一个一个工程!原创 2023-08-01 10:55:29 · 704 阅读 · 1 评论 -
Verilog 实现伪随机数生成器(线性反馈移位寄存器)
解决伪随机数,就是在移位的过程中不断改变原来的数据。原创 2022-11-24 11:32:05 · 1867 阅读 · 0 评论 -
VL53-单端口RAM:设计一个单端口RAM,它有:写接口、读接口、地址接口、时钟接口和复位;存储宽度是4位,深度是128。
单端RAM解决!原创 2022-10-07 21:43:34 · 325 阅读 · 0 评论 -
同步FIFO设计(计数器法)——Verilog设计,区分前一种同步计数器法
解决同步FIFO(计数器法)原创 2022-10-06 21:11:36 · 340 阅读 · 0 评论 -
转载-verilog中的行为级、RTL级、门级
verilog中的行为级、RTL级和门级转载 2023-09-05 17:26:42 · 855 阅读 · 0 评论 -
只有sv文件+Questasim来验证输出,将monitor加入到环境中
加入了monitor的sv文件的UVM验证平台!原创 2023-08-02 17:37:13 · 203 阅读 · 0 评论 -
实验报告6-利用Modelsim搭建一个UVM验证平台并跑通程序显示波形
利用Modelsim搭建了一个UVM的验证平台,并仿真成功!原创 2023-08-01 20:37:24 · 736 阅读 · 0 评论 -
实验报告-Sublime配置默认语法,以配置Verilog语法为例
解决sublime编辑器配置Verilog的问题,网上找了很多资料后才解决!原创 2023-07-27 12:04:25 · 891 阅读 · 0 评论 -
Verilog 实现CDC中单bit 跨时钟域—从慢时钟域到快时钟域,快时钟直接输出数据,打两拍消除亚稳态!
解决单bit跨时钟域处理!原创 2022-11-23 18:20:01 · 1094 阅读 · 0 评论 -
Verilog 实现异步复位同步释放,对复位信号的第一个1进行打两拍,来消除复位信号输出的亚稳态现象
解决!原创 2022-11-23 17:04:22 · 1255 阅读 · 0 评论 -
Verilog实现模三检测器,设计输入序列能否被三整除,RTL设计+testbenc验证
解决模三检测器,可推广!原创 2022-11-23 15:28:22 · 939 阅读 · 0 评论 -
Verilog实现半整数分频,3.5分频电路,可推广至N.5分频
解决半整数倍分频问题,该题是3.5倍分频!原创 2022-11-23 13:33:15 · 1223 阅读 · 0 评论 -
数字电路设计之verilog的描述行为级描述和门级结构描述
主要解决门级结构代码,与行为级代码的区别!原创 2022-11-09 21:14:42 · 800 阅读 · 0 评论 -
Verilog实现Gating clock(时钟门控技术)的原理和实现。可以画门级电路图。
clock gating解决实现!原创 2022-11-02 15:50:57 · 1373 阅读 · 0 评论 -
VL57-Verilog写一个交通灯状态机,使用两个寄存器嵌入进状态机后进行延迟2个clk,然后cnt计数时就要补回来
解决交通灯设计问题!原创 2022-10-20 17:39:27 · 278 阅读 · 0 评论 -
Verilog写两个4位无符号位的输入数据的流水线乘法器之方法二(一段式)
解决流水线乘法器原创 2022-10-19 14:50:25 · 369 阅读 · 0 评论 -
Verilog写两个4位(无符号位)的输入数据的流水线乘法器之方法一
解决2个4位无符号位的输入数据的流水线相乘问题!原创 2022-10-19 14:23:31 · 853 阅读 · 0 评论 -
VL44-根据状态转移写状态机之二段式
解决状态机描述方式之二段式!原创 2022-10-19 11:11:52 · 314 阅读 · 0 评论 -
Verilog写状态机的三种描述方式之一段式
解决状态机中三种描述方式之一段式描述原创 2022-10-18 22:02:53 · 584 阅读 · 0 评论 -
Verilog写状态机的三种描述方式之二段式
使用verilog对状态机进行二段式描述。原创 2022-10-18 20:35:14 · 1148 阅读 · 0 评论 -
VL43-根据状态转移写状态机三段式
解决verilog编写状态机三段式的问题!原创 2022-10-18 16:35:07 · 293 阅读 · 0 评论 -
Verilog写状态机的三种描述方式之三段式
解决状态机三段式编写问题!原创 2022-10-18 15:16:13 · 1575 阅读 · 0 评论 -
VL55—Johnson Counter
解决扭环形计数器!原创 2022-10-07 22:53:50 · 332 阅读 · 0 评论 -
VL54—RAM的简单实现
解决RAM的简单实现问题,可同时输入输出,使能端控制,简单地说,这可以按照同步FIFO来进行理解,或者它是同步FIFO的基础原创 2022-10-07 22:16:35 · 229 阅读 · 0 评论 -
VL52-10进制加减计数器,控制信号mode,输出计数numer和指示信号zero同步输出,引入寄存器概念
解决10进制加减计数器,mode控制信号,输出计数number和指示信号zero同步输出!原创 2022-10-07 21:09:42 · 360 阅读 · 0 评论 -
VL50-简易秒表,60秒钟进位1分钟,60分钟是一小时,设计进制到60分钟时暂停计数
解决简易秒钟,一个小时的时钟设计问题!原创 2022-10-06 23:04:44 · 521 阅读 · 0 评论 -
异步FIFO设计,高位扩展法
解决异步FIFO用Verilog设计原创 2022-10-06 15:06:38 · 252 阅读 · 0 评论 -
VL49-脉冲同步电路
脉冲同步电路,打两拍消除亚稳态原创 2022-10-05 16:29:39 · 287 阅读 · 0 评论 -
VL48-使用Verilog解决多bit MUX同步器—慢时钟域同步到快时钟域(多bit跨时钟域),快时钟同步使能端并通过该使能端控制输出数据
解决duobit同步器,打两拍实现原创 2022-10-05 15:58:56 · 621 阅读 · 0 评论 -
VL47格雷码计数器(计数器一个周期变一次,直接用计数器转格雷码实现)
解决格雷码输出,直接计数器实现,再转格雷码!原创 2022-10-04 23:30:20 · 440 阅读 · 0 评论 -
VL47-格雷码计数器(方法1:采用格雷码转二进制,二进制计数,再转格雷码)
格雷码金属漆,解决!原创 2022-10-04 22:57:51 · 571 阅读 · 0 评论 -
同步FIFO的verilog设计方法——高位扩展法
同步FIFO,先入先出,高位扩展法!原创 2022-10-04 14:26:10 · 444 阅读 · 0 评论 -
同步FIFO(计数器法),8位数据,没有扩展位,以计数器的方式来输出空满!
同步FIFO,先入先出!原创 2022-10-03 22:40:52 · 455 阅读 · 0 评论 -
VL42-无占空比要去的奇数分频
解决一个简单的奇数倍分频电路,5分频电路设计,不考虑占空比。原创 2022-09-28 19:11:38 · 226 阅读 · 0 评论 -
VL41-任意小数分频,verilog解决!
小数分频,思路要化成整数,×10或100,然后再进行逼近,来解决问题!原创 2022-09-28 18:44:32 · 361 阅读 · 0 评论 -
解决奇数频分频问题——对设计一个三分频电路,占空比是50%、1/3、2/3;然后根据三分频电路推导出五分频电路,占空比是50%。五分频其他占空比依此类推!其他奇数频以此类推!
陈埭解决奇数频分频问题!原创 2022-09-27 11:47:04 · 813 阅读 · 0 评论 -
2022年数字IC设计,笔试要求设计一个三分频电路
分频方式主要有:奇数分频、偶数分频、小数分频。本题主要解决 奇数分频中的 三分频问题!原创 2022-09-27 10:31:51 · 1187 阅读 · 0 评论 -
VL-39,自动贩售机,设计一个自动贩售机,输入货币有两种(0.5/1.0元),饮料价格是(1.5/2.5元),要求进行找零,找零只支付0.5元。
解决自动贩售机,卖两种饮料的问题!累加输出!原创 2022-09-26 16:01:16 · 309 阅读 · 0 评论 -
VL38-自动贩卖机1(方法1):设计一个自动售卖机,输入货币有三种(0.5/1/2),饮料价格是1.5元,要求进行找零,找零只会支付0.5元。
解决!加寄存器作缓存器,第一个clk到来后,先赋值给缓存器;第二个clk到来后,再传输给输出。所以输出滞后输入一个clk。原创 2022-09-21 23:28:48 · 511 阅读 · 0 评论