![](https://img-blog.csdnimg.cn/5a42cee887e94beaa1ee502ce74fbb22.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
Verilog数字系统设计教程
文章平均质量分 70
深入解决夏宇闻老师本书的题型,并给出解题思路、代码和测试仿真结果
向兴
要站在巨人的肩膀上进步!
专业即芯片设计、算法实现。芯片设计就是电路设计,算法实现就是数学实现。
万物互联可通过电路设计实现,各种算法、大模型可通过数学实现。
展开
-
Verilog简明语法:Verilog语法总结
Verilog语法总结原创 2023-12-11 16:58:43 · 670 阅读 · 0 评论 -
练习十二:利用SRAM设计一个FIFO
解决利用SRAM设计一个FIFO。原创 2023-12-04 20:07:44 · 1239 阅读 · 0 评论 -
练习十-通过模块实例调用实现大型系统的设计
通过模块实例调用实现大型系统的设计原创 2023-11-23 17:25:50 · 124 阅读 · 2 评论 -
练习九-利用状态机实现比较复杂的接口设计
利用主从状态机实现比较复杂的接口设计原创 2023-11-22 16:45:00 · 609 阅读 · 0 评论 -
练习八-利用有限状态机进行时序逻辑的设计
重复性状态机原创 2023-11-21 14:53:10 · 508 阅读 · 0 评论 -
verilog分析task的接口设计,证明这种写法:assign {a,b,c,d} = links;
任务来实现状态机有利用提高可读性和维护性。原创 2024-04-29 22:22:23 · 400 阅读 · 1 评论 -
16-Verilog实现二线制I2C CMOS串行EEPROM的读写操作
使用Verilog实现二进制I2C CMOS串行EEPROM的读写操作原创 2024-02-05 10:29:32 · 1491 阅读 · 0 评论 -
15.1_使用Verilog设计:一个简单的状态机设计——序列检测器(可实现重复性检测)
解决:实现一个可重复性的序列检测器,用状态机实现。原创 2024-01-22 12:56:17 · 952 阅读 · 0 评论 -
13-设计可综合状态机的指导原则,本文对于Verilog设计方法学至关重要!
解决:设计可综合状态机的指导原则!解决:设计各种基础的组合逻辑电路和时序逻辑电路!解决:如何设计有实用价值的高性能的数字逻辑电路系统!原创 2024-01-17 17:59:39 · 928 阅读 · 0 评论 -
12-同步状态机的结构以及Mealy和Moore状态机的区别,Verilog实现有限状态机的4种方式,以及总结有限状态机设计的一般步骤
解决:同步状态机的结构以及Mealy和Moore状态机的区别,Verilog实现有限状态机的4种方式,以及总结有限状态机设计的一般步骤原创 2024-01-16 12:26:25 · 565 阅读 · 0 评论 -
练习十一:简单卷积器的设计
解决简单卷积器的设计原创 2023-12-04 14:03:53 · 1129 阅读 · 0 评论 -
练习七-在Verilog中使用任务task
完成任务的功能原创 2023-11-21 10:15:47 · 407 阅读 · 0 评论 -
练习六-使用Questasim来用verilog使用function函数
解决verilog使用function函数的问题原创 2023-11-20 20:09:54 · 328 阅读 · 0 评论 -
方法2—并行数据流转换为一种特殊串行数据流模块的设计
解决并转串行数据流的问题!原创 2022-11-21 16:03:38 · 1498 阅读 · 0 评论 -
Vivado解决仿真不出波形的问题(并行数据流转串行数据流)
解决!原创 2022-11-21 11:19:03 · 2115 阅读 · 0 评论 -
并行数据流转换为一种特殊串行数据流模块的设计:设计两个可综合的电路模块,第一个模块(M1)能把4位的并行数据转换为符合以下协议的串行数据流
解决并行数据流转串行数据流模块的设计原创 2022-11-19 21:45:52 · 461 阅读 · 0 评论