Verilog运算符优先级 文章目录 Verilog运算符优先级1 Verilog HDL运算符优先级 1 Verilog HDL运算符优先级 0!~1*/%2+13<<>>4<<=>>=5==!====!==6&~&7^^~8|~|9&&10||11?: 从上至下优先级依次降低