关于AD(Altium Designer)-遇到Modified Polygon或者类似“引脚粘连”现象-2021-08-13

本文讲述了在Altium Designer 19.0.4中遇到的覆铜问题,包括ModifiedPolygon错误、网络覆铜粘连及覆铜覆盖问题。提供了处理方法,如检查并管理多余覆铜、避免覆盖式覆铜和注意覆铜顺序。通过实例和建议,为PCB设计者提供实用的参考。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

关于Altium Designer遇到Modified Polygon和类似“引脚粘连”现象

叙述

最近使用AD画板子的时候,完成布线后,覆铜的时候出现一系列现象,弄了半天才解决,这个问题值得记录并且供以参考。

  1. 参考 :根据下列文章已经提供一部分解释和解决方法了,本人在调试过程中,发现引发的其他现象。
    https://blog.csdn.net/qq_41917817/article/details/106048466
  2. 软件 :Altium Designer19.0.4

观察现象

1 现象 :报错如下,或者有类似的
Advanced PCB Modified Polygon: Polygon Shelved (TopLayer-No Net) on VDD

2 现象 :如下图所示,发现图中几个不关的网络,但是它们的覆铜却在一起。
在这里插入图片描述3现象 :在覆铜的时候,自己放置一个小的覆铜,结果更新外层覆铜,会将内部覆铜覆盖,如下图所示,原本有个覆铜,但是一旦更新外层覆铜,原本覆铜不见了。
在这里插入图片描述
如下图,是更新外层覆铜后,之前覆铜没有了。
在这里插入图片描述

如何修改以及建议

1 处理办法 :隐藏起来的未设置的覆铜需要找出来。
对于第一问题,链接中给的处理说的很明确,需要在覆铜管理器中找出重复或者不需要的覆铜,进行删除,具体操作如下图所示,右键(选在覆铜上)>>铺铜选项>>铺铜管理器。

在这里插入图片描述
需要查看这层内所有覆铜是否必要,并且需要,另外已隐藏需要关注下,在正常绘图界面看不到,可能回被忽略,在管理器中可以看到。
在这里插入图片描述

2 处理办法 :不要采用覆盖式的覆铜方式,或者是层叠式的覆铜。
打个比方,我们平时覆铜最好按照快来覆铜,不要图省事,直接大覆铜,套小覆铜,这样做前期确实省事,但是后期再有人改动你画过的板子,直接蒙圈,回遇到粘连现象,并且点击覆铜,很容易选择大覆铜,而忽略夹在其中的小覆铜。
如下图,是分块式覆铜示意图。
在这里插入图片描述

如下图,是覆盖式覆铜示意图。
在这里插入图片描述

3 处理办法 :一旦层层覆盖,覆铜顺序很重要,从左到右,先内到外。
如下图,是覆盖式覆铜示意图,如果层层覆盖,只能从里面VDD开始覆铜,层次外推,否则很容易出现粘连,或者覆铜丢失情况。
在这里插入图片描述
.

总结

PCB绘制也有很多风格,不同风格跟个人习惯有关,自己也需要更加精进才行.
这次问题也是第一次遇到,作为记录留下了,以供参考。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

好奇龙猫

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值