- 博客(10)
- 收藏
- 关注
RSS订阅原创 11ddd
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Markdown编辑器你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
2022-03-21 10:30:04
721
1
原创 学习资料dd
Kafka学习资料链接：https://pan.baidu.com/s/1oHYCvHZ4Uanll1Bj3v-3Hw提取码：5afq
2021-06-01 14:06:58
145
原创 单调栈
单调栈84. 柱状图中最大的矩形难度困难998给定n个非负整数，用来表示柱状图中各个柱子的高度。每个柱子彼此相邻，且宽度为 1 。求在该柱状图中，能够勾勒出来的矩形的最大面积。以上是柱状图的示例，其中每个柱子的宽度为 1，给定的高度为[2,1,5,6,2,3]。图中阴影部分为所能勾勒出的最大矩形面积，其面积为10个单位。示例:输入: [2,1,5,6,2,3]输出: 10int largestRectangleArea(int* ...
2020-11-08 15:53:53
111
原创 一小时掌握UDP单播和UDP组播编程（代码实例亲测有效）（Win10 64位）
#include <WINSOCK.H>#include <stdio.h>#define HELLO_PORT 7905 #define HELLO_GROUP "228.4.5.6" #pragma comment(lib, "WSOCK32.lib")#define MSGBUFSIZE 156int main(int argc, c...
2019-12-13 14:44:20
776
原创 个人工作总结
此信号处理项目，遇到很多难点：Matlab与FPGA之间的信息交互，包括四点：如何将Matlab数据写成16进制txt格式fid = fopen('e:/matlabr.txt','wt');fprintf(fid,'%x\n',Sr1); %%x即表示十六进制存储fclose(fid); 2. FPGA如何读取Matlab生成的txt文件paramet...
2019-05-20 15:33:26
316
原创 抗混叠滤波的Matlab解释
信号分析学习时，对书上混叠的解释，老是不明不白的。当频率大于采样频率的一半时，就会出现混叠。其实，用Matlab仿真一下，就会很清楚。%第一步，产生sin信号f=4000;fs=10000; N=5000;t=0:1/fs:(N-1)/fs;x=sin(2*pi*f*t);%第二步，对生成的sin信号进行fft变换k=0:fs/N:fs*(N-1)/N;y=abs(ff...
2019-05-08 22:32:17
4401
1
转载 Linux常用命令
1、日常操作命令 **查看当前所在的工作目录pwd**查看当前系统的时间date**查看有谁在线（哪些人登陆到了服务器）who 查看当前在线last 查看最近的登陆历史记录2、文件系统操作**ls / 查看根目录下的子节点（文件夹和文件）信息ls -al -a是显示隐藏文件 -l是以更详细的列表形式显示**切换目录cd /home**创...
2019-04-01 18:41:00
106
原创 明德扬至简设计法（学习笔记二）
一、信号类型reg/wire1.设计代码仅用reg或者wire2.何时用reg？ a）设计代码：由本模块产生且是用always产生的信号，则reg类型； b）测试代码：用initial产生的信号（一般为对测模块的输入），用reg类型3.其余情况均用wire4.reg类型的信号，不一定产生寄存器！二、设计模板module mul_module( ...
2019-03-16 17:53:20
985
原创 明德扬至简设计规范（学习笔记）
一、电路设计的语法1.设计不用的语法a）initial 【设计不用，仿真时使用】b) #5 【设计不用，仿真时使用】下面的均设计不用，仿真时亦不用task/function for/while/repeat/foreverintegercasex/casezforce/wait/fork模块内部不能有X态（不定态）、Z态（高阻态），内部不能有三态接口...
2019-03-16 17:02:49
888
转载 “always @(*)”中‘*’所代表的意思
1.在Verilog中，'*'只包括该模块中的所有型号，没在该模块中出现的信号不包含于'*'。在绝大多数变成语言中，'*'都是表示包括所有可能，那么在Verilog中是不是也一样呢？为此，我用modelsim做了一个实验。//被测试的电路moduletest(in,en,rst_n...
2019-03-16 10:57:20
10813
4
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人