FPGA笔试题1

是否产生latch（锁存器）？

答：只要数据能够保持，就会存在锁存器，所以答案是第1，2，3，5是产生锁存器

答：这道题考的是寄存器和锁存器的区别
寄存器也叫D触发器，边沿触发，只在时钟上升沿时刻进行赋值，即只在时钟上升沿时，Q=D，
锁存器是电平触发，只在时钟高电平时，Q=D，否则Q保持不变

答：分为两种情况：
1，如果是1bit的数据，可进行打两拍，即时钟输入两个相连的D触发器后的输出信号是可用的时钟；
2，如果是多bit的数据，又分为两种情况：
1，数据流形式，即每个时钟数据都有效，即FPGA内部数据流的交互，这种问题的解决方式是使用内部异步FIFO，
2，多个时钟一个数据有效，FPGA与外部器件的数据交互，即FPGA与ARM的数据交互，这种问题的解决方式是通过指示信号进行打两拍，保持数据稳定，再取出数据。

答：锁存器是电平触发，寄存器是边沿触发
通常用寄存器的原因是从时序约束，时序分析的角度进行考虑

答：a是和跨时钟域相关，但只要把异步处理能处理好，a就可以不考虑
b是和输入信号有关系，看是否满足建立时间的要求。
c是改变建立时间和保持时间是否满足的参数
d是和组合逻辑时序相关
答案是选d

答：b,c,d

答：一般SRAM和FLASH，最多的是SRAM

答：a，b，c

答：a,在低速时，不需要管脚约束
b,不是必须
c,必须的
d，没必要
选c

答：错误，一般不能实现，因为一般的期间的片上RAM没有1MByte的空间

答：正确

答：错误，DDR2是可达到几G的速度

答：不同