ZYNQ
文章平均质量分 68
飘~~~~
这个作者很懒,什么都没留下…
展开
-
示波器的使用
定义两次触发的最小时间间隔,在这个时间间隔内,不再执行下一次触发。原创 2024-09-18 19:41:51 · 280 阅读 · 0 评论 -
Verilog与C语言的区别
一些自己的理解和感悟,如有不对的地方,请多多批评指教!原创 2024-04-25 07:25:31 · 301 阅读 · 0 评论 -
Vivado SDK基于HDF文件建立工程
在Application Project窗口内依次做如下步骤:填写Project name,根据自己项目名称填写。勾选 Use default location。OS Platform选择 standalone,也可以根据自己需要选择。原创 2024-04-23 14:47:23 · 1401 阅读 · 0 评论 -
ZYNQ7000 PL与PS交互总结
DMA 是一种快速的数据传送方式,通常用来传送数据量较多的数据块,它允许某些计算机内部的硬件子系统可以独立地直接读写系统内存,而不需中央处理器(CPU)介入处理。PL 的 DMA 和 AXI_HP 接口的传输适用于大块数据的高性能传输,带宽高。该种传输方式的拓扑图如下(灰色填充的框图或红色边框圈出的框图)。AXI_DMA和AXI-Stream Data FIFO之间的连接如下图所示。详见专栏内文章。原创 2024-04-11 10:09:17 · 516 阅读 · 0 评论 -
Vivado/SDK使用Tips
Vivado/SDK使用Tips原创 2024-04-08 18:10:38 · 956 阅读 · 0 评论 -
ZYNQ7000 PL与PS交互(三): AXI_Stream协议配合AXI HP接口、AXI_DMA进行内存映射到流数据转换
ZYNQ7000 PL与PS交互(三):AXI_DMA+FIFO配置AXI HP接口原创 2024-04-07 18:05:01 · 2850 阅读 · 0 评论 -
ZYNQ7000 PL与PS交互(一): PL到PS中断的使用与实现,以及中断多次触发的原因
SGI(Software Generated Interrupt),软件生成的中断,共 16个端口,中断号0~15;软件生成的中断路由到一个或者两个CPU。通过编写ICDSGIR寄存器来生成SGI。PPI(Private Peripheral Interrupt,),CPU 私有外设中断,有 5 个,中断号16~31;每个CPU都有一组私有的外设中断,包括全局定时器、私有看门狗定时器、私有定时器以及从PL端输入的FIQ/IRQ。原创 2024-04-02 18:01:06 · 3902 阅读 · 5 评论