ZYNQ7000 PL与PS交互总结

已于 2024-04-11 20:22:50 修改
阅读量479 收藏 4
点赞数 3
分类专栏： ZYNQ 文章标签： fpga开发
于 2024-04-11 10:09:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_24287711/article/details/137453136
版权

这里写目录标题

  • 一、ZYNQ7000整体框架
  • 二、AXI总线与接口
    • 2.1 AXI总线协议分类
      • 2.1.1 AXI_Lite协议
      • 2.1.2 AXI_Full协议
      • 2.1.3 AXI_Stream协议
    • 2.2 AXI接口分类
  • 三、PS与PL交互方式总结
    • 3.1 PL中断
    • 3.2 AXI_Lite协议配合AXI GP接口进行寄存器访问
    • 3.3 AXI_Full协议配合AXI HP接口进行内存访问
    • 3.4 AXI_Stream协议配合AXI HP接口、AXI_DMA进行内存映射到流数据转换

参考
《正点原子-领航者ZYNQ之嵌入式开发指南》

一、ZYNQ7000整体框架

待补充

二、AXI总线与接口

2.1 AXI总线协议分类

2.1.1 AXI_Lite协议

2.1.2 AXI_Full协议

2.1.3 AXI_Stream协议

2.2 AXI接口分类

GP接口一般作为AXI Lite/Full主接口
HP接口一般作为AXI Full从接口

三、PS与PL交互方式总结

3.1 PL中断

3.2 AXI_Lite协议配合AXI GP接口进行寄存器访问

3.3 AXI_Full协议配合AXI HP接口进行内存访问

3.4 AXI_Stream协议配合AXI HP接口、AXI_DMA进行内存映射到流数据转换

DMA 是一种快速的数据传送方式，通常用来传送数据量较多的数据块，它允许某些计算机内部的硬件子系统可以独立地直接读写系统内存，而不需中央处理器（CPU）介入处理。
PL 的 DMA 和 AXI_HP 接口的传输适用于大块数据的高性能传输，带宽高。该种传输方式的拓扑图如下（灰色填充的框图或红色边框圈出的框图）。
在这里插入图片描述

AXI_DMA和AXI-Stream Data FIFO之间的连接如下图所示。详见专栏内文章
《ZYNQ7000 PL与PS交互（三）： AXI_Stream协议配合AXI HP接口、AXI_DMA进行内存映射到流数据转换》
在这里插入图片描述

飘～～～～
关注
专栏目录
Xilinx SDK 初学之--PS对PL寄存器的读写控制
tangkunjyy的博客
03-14 1万+
对于FPGA编程时的v文件中的寄存器，在SDK编程时需要一些读写操作，以实现PS与PL部分的信息交换。下面用一具体例子记录所需要的步骤 。如若有误请指正。 IP封装首先需要将v文件代码封装为带有AXI总线的IP，才能实现PS与PL的通信。步骤如下： 1、vivado中打开工程，Tools->Create and Package IP，下一步; 2、选择封装带有AXI4总线的，如下图：
Zynq 7000 PL和PS通信——使用BRAM
STR618的博客
12-02 9926
Zynq 7000 PL和PS通信——使用BRAM介绍1 准备工作2 PL搭建BRAM3 下载PL程序4 编写Linux应用程序5 问题5.1 BRAM的寻址的问题5.2 PS地址映射 介绍 Xilinx公司的Zynq 7000系列SoC除了有功能强大的FPGA，还集成了双PS。在协同使用PS和PL时，就不免需要PS和PL之间进行数据交互。本文主要讲述安装了linux操作系统的PS如何与PL进行数...
ZYNQ7000 PL与PS交互（一）： PL到PS中断的使用与实现，以及中断多次触发的原因
qq_24287711的博客
04-02 3313
SGI（Software Generated Interrupt），软件生成的中断，共 16个端口，中断号0~15；软件生成的中断路由到一个或者两个CPU。通过编写ICDSGIR寄存器来生成SGI。PPI（Private Peripheral Interrupt,），CPU 私有外设中断，有 5 个，中断号16~31；每个CPU都有一组私有的外设中断，包括全局定时器、私有看门狗定时器、私有定时器以及从PL端输入的FIQ/IRQ。
PYNQ（zynq） PS端+PL端gpio使用 实现软件驱动按键点led灯
qq_35608277的博客
03-13 6271
PS端和PL端是通过AXI总线 AXI AXI4：（For high-performance memory-mapped requirements）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输。 AXI4-Lite：（For simple, low-throughput memory-mapped communication）是一个轻量级的地址映射单次传输...
ZYNQ 中PS与PL交互的硬件接口
weixin_54470733的博客
03-30 544
zynq ultrascale+ mpsoc IP框图如下： 在 ZYNQ 芯片内部用硬件实现了 AXI 总线协议，包括 12 个物理接口，S_AXI和M_AXI代表的master和slave不同。S_AXI_HP{0:3}_FPD -------> (PL为master,PS为slave)， S_AXI_LPD -------> (PL为master,PS为slave)， S_AXI_ACE_FPD -------> (PL为master,PS为slave)， S_AXI_ACP_FPD ------->
ZYNQ学习之pl和ps接口
热门推荐
灰太狼的小秘密
01-28 3万+
1、PL和PS的接口类型总共有两种： （1）功能接口：AXI、EMIO、中断、DMA流控制、时钟调试接口。 （2）配置接口：PCAP、SEU、配置状态信号和Program/Done/Init信号。这些信号连接到PL内配置模块的固定逻辑上，给PS提供对PL的控制能力。 2、AXI总线：AXI （Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议。用于...
ZYNQ7000 PL与PS交互（三）： AXI_Stream协议配合AXI HP接口、AXI_DMA进行内存映射到流数据转换
qq_24287711的博客
04-07 2471
ZYNQ7000 PL与PS交互（三）：AXI_DMA+FIFO配置AXI HP接口
ZYNQ7000使用PL+PS实现网络功能的例程xapp1082
11-06
《ZYNQ7000使用PL+PS实现网络功能的例程xapp1082详解》 在现代嵌入式系统设计中，ZYNQ7000系列SoC（System on Chip）因其高性能、高集成度的特性而备受青睐。Xilinx的ZYNQ7000芯片集成了可编程逻辑（PL）和处理系统...
ZYNQ PS PL 数据交互 Bram
z555hzl的博客
08-25 3985
文章目录前言一、ZYNQ数据交互方式二、Create Block Design1.创建硬件工程2.封装的ip代码3.使用vitis写ps端程序输出效果 前言 关于zynq PS PL 数据交互的方式，本文搭建了一个基于Bram的数据交互方式 以下是本篇文章正文内容，下面案例可供参考 一、ZYNQ数据交互方式 AXI DMA AXI DMA 主要进行大批量的数据交换，有两种模式Direct Register Mode和Scatter/Gather Mode，前者为传统的DMA方式，目标地址，源地址，长度.
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦...
关于zynq的PL-PS数据交换1
08-08
在Zynq SoC（System on Chip）平台上，PL（Programmable Logic）与PS（Processing System）之间的数据交换是其关键特性之一。Zynq结合了ARM处理器系统（PS）和可编程逻辑（PL）的优势，使得硬件加速和软件控制能够...
第十一章 ZYNQ-MIZ701 PS读写PL端BRAM
weixin_30300523的博客
09-25 611
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。 涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。 本系列文章尽可能的让每一个实验都相对独立，过程尽可能保...
ZYNQ PS与PL通过AXI-LITE连接，在Linux下直接读写PL的物理地址，实现PS与PL的交互
qq_36365231的博客
01-08 1846
ZYNQ开发，如果PL与PS的交互方式仅为AXI-Lite总线的话，在Linux下可以通过直接访问PL的寄存器物理地址来实现PS-PL的数据交互。测试代码的PC开发平台为Ubuntu18.04，QT5。ZYNQ为7020，并移植了Linux系统和Ubuntu16.04的最小系统。
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
weixin_44852755的博客
11-07 8442
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
【二 zedboard】PS和PL之间的交互
xzs520xzs的博客
03-19 8186
PS和PL交互的话采用的是AXI协议，其中又可以分为：AXI-full（完整的AXI协议）、AXI-Stream（流式协议）和AXI-Lite（精简版，一次只能读写一个字，32位的寄存器）。 一、原理说明 1.在PL端创建IP核，用于向PS发送数据。这一过程通过AXI-Lite协议发送数据到GP接口，GP接口将会把数据放到该IP对应的内存中（已经同一编址） 2.在AXI-Lite协议下，与GP接口交互是一个字一个字的读写。 3.然后在PS部分通过ARM核上执行访问内存的C语言代码就可以把他对应的数据拿出来.
【ZYNQ】PS和PL数据交互丨AXI总线（主机模块RTL代码实现）
最新发布
电子德彪西的博客
04-18 3305
AXI总线是ARM公司提出的片内高速总线协议，具有读写通道分离、高带宽、高可靠性、底延迟等特点。本文尝试分析AXI总线的应用场景和时序特点，并以一种情况为例用RTL代码实现了AXI4总线接口协议 。
Zynq-7000系列之linux开发学习笔记：PS和PL端的GPIO使用（三）
Claudedy的博客
05-28 1万+
开发板：Zynq7030数据采集板 PC平台：Ubuntu-18.04 + MobaXterm 开发环境：Xilinx Vivado + SDK -18.3 学习目标：PS通过EMIO、AXI_GPIO口来控制PL端LED 一、MIO、EMIO、AXI_GPIO GPIO是最常见的一种IO外设。在Zynq7000平台下，Xilinx为我们提供了 MIO、EMIO、AXI_GPIO ，三种类型...
ZYNQ 7000 PS和PL 信号、接口、管脚分布
一个早起的程序员
01-08 8933
1.ZYNQ 7000 PS端和PL端都有自己独立的电源引脚（Power Pin） 2.PS端接口和信号： PS_CLK（System reference clock） POR_RST_N（Power on reset, active low.） SRST_N（Debug system reset） DDR Memory接口 USB、千兆网、串口、SDIO、GPIO、CAN、IIC、S...
学习Zynq笔记（2）：PS和PL的连接
sangba2019的博客
12-25 2937
文章目录一、ZYNQ的AXI资源 ALINX 黑金zynq7000开发平台配套教程 ZYNQ 作为首款将高性能 ARM Cortex-A 系列处理器与高性能 FPGA 在单芯片内紧密结合的产品，为了实现 ARM 处理器和 FPGA 之间癿高速通信和数据交互，发挥 ARM 处理器和 FPGA的性能优势，需要设计高效的片内高性能处理器不 FPGA之间癿互联通路。因此，如何设计高效的PL 和 PS 数据交互通路是 ZYNQ 芯片设计癿重中之重，也是产品设计成败关键之一。 一、ZYNQ的AXI资源 在 ZYNQ.
zynqmp pl与ps通过dma数据交互
09-02
Zynq MP SoC 是一种具有可编程逻辑和处理系统的芯片。其中包括了一个硬件加速的DMA（Direct Memory Access）引擎，用于高效地在 PL（Programmable Logic）和 PS（Processing System）之间进行数据交互。 Zynq MP SoC 中的 PS 部分采用 ARM 处理器，而 PL 部分则是可编程逻辑。这两个部分在芯片中有各自的存储器：ARM 处理器使用的是 DDR 存储器，而可编程逻辑使用的是 Block RAM。 在 Zynq MP SoC 中，PL 可以通过 AXI（Advanced eXtensible Interface）总线与 DDR 存储器通信，而 DMA 引擎可以用来加速这一过程。DMA 引擎位于 PS 中，它可以直接访问 DDR 存储器，并将数据传输到或从可编程逻辑中。 为了实现 PL 和 PS 之间的数据交互，需要进行一些配置和编程工作。首先，在 PL 中实现一个逻辑模块，并将其与 DMA 引擎连接。然后，通过编写相应的驱动程序和软件代码，可以在 PS 中配置和控制 DMA 引擎，并在需要的时候启动数据传输。 在数据传输过程中，DMA 引擎将数据从 DDR 存储器传输到可编程逻辑中，或者从可编程逻辑传输回 DDR 存储器。这样，可以实现高速、低延迟的数据交互，并且节省了处理器的负载。 通过使用 Zynq MP SoC 中的 DMA 引擎，可以实现 PL 和 PS 之间的高性能数据交互。这对于许多应用场景，如图像处理、数字信号处理等来说是非常重要的。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值