Zipwire

zipwire 由SIPI 和LFAST 组成。LFAST可以做主也可以做从设备。LFAST的主设备控制串行链接。SIPI，无论是在主设备还是从设备，都可以同时作为initiator 和 target。

zipwire 在lvds 上传输，master 的tx 接到slave的rx。LFAST有单独的参考时钟。zipwire可以支持高速传输的streaming mode。

总共5个接口。参考时钟可以来源于任何一个mcu，是由用户配置的，但必须是同一个LFAST模块提供的。

 

传输层叫LFAST。LFAST是一个异步的协议。协议包括：16位的固定帧同步+8位header +payload (8~288bits)

接口：

tx rx的配置（由LFAST进行配置）

Peripheral Bridge interface（允许软件读写寄存器）

Tx Data/Rx Data 接口（直接接到SIPI模块）

中断

-------------------------------------------------------------------------------

应用层叫SIPI。SIPI 会链接DAM 控制器 传输数据。

接口：

Peripheral Bridge interface（允许软件读写寄存器）

DMA

Crossbar master port(发送请求命令读写)

Tx Data/Rx Data 接口（直接接到LFAST模块）

中断

----------------------------------------------------------------------------------

读写流程

读：

Inititator发送SIPI 读命令到 Target

Target 解析命令 然后读命令

Target 发送读回复给 Inititator

 

写：和读基本一致