L2 cache 表现行为理解

1. ldm bypass + stm bypass + stm (gmb wt)： 直接从hbm load，带宽时间按照hbm 算（stm + ldm <= xxx GB/s）

2. ldm cache miss, 先从hbm 将数据load 到cache时间t1，再将cache 中的数据load 到tlr 上的时间t2，理论时间t1 + t2

3. ldm cache hit, 理论时间为t2

4. stm cache miss，cache 空间已满情况，需要先将cache 中的数据刷到hbm 上t1, 然后申请一段cache 空间 t2，最后将数据写到这个空间上t3， 理论时间为t1 + t2 + t3; （cache 刷到 hbm 的时间不在理论时间计算中，被后面的计算掩盖住了）

5. stm cache miss,  cache 还有空间，理论时间为t2 + t3；

6. stm cache hit 和上面这种情况区别不是太大，理论时间为t3(上述t2占比非常小）, stm cache hit 带宽为xxx GB/s

7. stm 写到gmb 和 写到L2上差距不大，带宽都是xxx GB/s，但stm bypass l2 cache 带宽就会受到noc 到HBM 带宽（stm + ldm <= xxx GB/s）的影响，这个性能就会差；同时如果后面又有ldm 回来的情况下，gmb(wt 会经过L2) >= hbm（l2 cache hit） > bypass L2 > hbm (l2 cache miss) [用户控制不了]